一种高精度快速响应欠压锁定电路设计

针对传统欠压锁定(UVLO)电路结构复杂和响应速度慢的问题,设计了一种高精度的快速响应欠压锁定电路.该电路整体均由CMOS管组成,结构简单且易于实现.采用电流模控制技术,随电源电压呈二次方曲线变化的自偏置电流控制阈值电压的产生,有效提高了电路的响应速度.该欠压锁定电路基于0.18μm BCD工艺设计,并利用HSPICE进行仿真验证,当电源电压在0～5V区间变化时,输出电压翻转的上阈值门限为3.91 V,相应下阈值门限为3.82V,迟滞量为90 mV,温度在-40～125℃范围变化时,阈值门限电压容差仅为0.9μV,可实现输出电压的高精度转换,电路面积仅为15 μm×48μm.     

一种分组并行的范式霍夫曼编码VLSI结构

设计了一种基于状态机的分组并行加速排序的范式霍夫曼编码VLSI结构。取代了传统的串行排序方法,以分组并行排序的方式来加速频数和码长的计算过程,最终通过减少计算的时钟周期数来达到加速编码的目的。基于SMIC 0.18μm标准工艺,使用Synopsys Design Compiler对该结构进行逻辑综合。实验结果表明,相比于文献[1]的排序结构,编码256个字符时,该结构的编码速度提升约165%;压缩不同质量的100张图片时,最坏情况下平均压缩率提升了2.78%,最好情况下平均压缩率提升了12.24%。     

MQ编码算法优化及高速VLSI结构设计与实现

传统的JPEG2000MQ编码器串行编码效率低下,同时现有的多上下文并行编码的MQ编码器占用资源过大.本文对MQ编码算法中的运算流程,索引值和概率估计值的求解函数,条件交换和重归一化算法等四个方面进行了优化,减弱了上下文之间的依赖性,简化了条件交换和重归一化算法的复杂度.依据该算法,本文提出了一种高速的MQ编码器VLSI结构,实验结果表明,本文提出的MQ编码器VLSI结构能够工作在532.91MHz,吞吐率为532.91 Msymbols/sec,相比Dyer提出的Brute force with modified结构,工作频率提高1倍,吞吐量提高近27%,且面积仅为其四分之一.     

一种步进的单元散布拥塞消除算法

提出一种用于布局阶段的拥塞消除算法。首先,筛选出拥塞严重区域的高引脚数标准单元。然后,以步进的方式为这些标准单元设置隔离区域,使其散布,以消除该区域的拥塞。该方法能有效降低设计的短路违例,并减小总线长优化时序。采用提出的算法和SYNOPSYS公司的软件ICC,对一种采用SMIC 65 nm标准单元工艺库的两百万门设计进行优化。与ICC的优化结果相比,采用该算法后,短路违例降低了12%,总线长缩短了7%,总违例时间减少了14%,但运行时间有所增加。     

一种高性能多重峰值检测VLSI结构

现有的大部分峰值检测VLSI都是基于基-2的树结构,性能较低,还会消耗大量的芯片资源。针对此不足,提出一种高性能多重峰值检测VLSI。该峰值检测VLSI可在大量数据中找到N个峰值,并输出峰值的坐标。采用了控制电路同构化和数据通道“Push-Pull”机制,达到简化控制电路、压缩数据通路逻辑延迟的目的。基于TSMC 90 nm CMOS工艺,对电路进行了性能评估。结果表明,在不同极值个数下,该VLSI最高频率可达1 GHz,最大面积仅为42 205 μm²。     

一种低功耗UHF RFID标签数字基带处理器

超高频射频识别(UHF RFID)电子标签的低功耗设计是当前的研究热点与难点。数字基带部分的功耗占芯片总功耗的40%以上,而时钟模块的功耗约为基带部分的50%。针对此问题,设计了一种兼容EPCTM C1 G2/ISO 18000-6C协议的新型UHF RFID标签数字基带处理器。围绕时钟信号设计了新型数字基带架构,引入局部低功耗异步电路结构,并采用模块时钟的门控动态管理技术,尽可能降低功耗。该数字基带电路在FPGA上完成了功能实测,采用SMIC 0.18 μm CMOS完成了芯片级的逻辑综合及物理实现。结果表明,版图面积为0.12 mm²,平均功耗为 8.8 μW。     

一种基于溢出值的局部拥塞消除技术

随着芯片的集成度越来越高,物理设计布局阶段的拥塞问题越发严重。提出了一种基于溢出值的局部拥塞消除技术,根据溢出值选择出拥塞密度最高的拥塞区域,然后基于模拟退火算法对该区域内的高引脚单元设置合适大小的隔离区域,以缓解局部拥塞。将提出的方法应用于SMIC 180 nm工艺的四万门设计和SMIC 55 nm工艺的七千门设计进行优化。相较于Synopsys的ICC工具的拥塞优化结果,提出的方法使设计规则违例下降48%,短路违例下降52%,总线长缩短5%,比现有文献的布线质量更好。     

多上下文MQ编码器优化与VLSI实现

 MQ(Multiple Quantization)编码器由于效率低下已经成为JPEG2000的性能瓶颈.本文对MQ编码算法中的上下文关系进行了提取,对索引表中的启动态和非暂态进行了分离,并提出一种用于预测索引值的方法.同时,对重归一化运算中出现的大概率事件和小概率事件进行分离,使其可并行对2个上下文完成编码.依据该算法,本文提出了一种多上下文并行处理的MQ编码器VLSI结构.实验结果表明,本文提出的MQ编码器能够工作在286.80MHz,吞吐量为573.60 Msymbols/sec,相比Dyer提出的Brute Force with Modified Byteout结构,本文的吞吐量提升约35%,且面积减小78%.     

一种组合逻辑环转化方法简

The cyclic circuit is capable of reducing the area and power consumption, but it is difficult for tools such as static timing analyzers to analyze and compute. Furthermore, the simulation and DFT for the cyclic circuit are more expensive and complicated. Thus, a method for transforming cyclic circuits into acyclic equivalents based on the SAT(Boolean Satisfiability) is presented in this paper in order to remove the unwanted cycles in the high-level synthesis process. Different from the available researches, the SAT and static logic implication are introduced in this paper. Meanwhile, by analyzing the structure and mechanism of the cyclic circuits, some novel rules are presented to obtain the acyclic equivalents more precisely and effectively. Experiments are performed in our scientific research projects and the IPs which come from Opencore. And the transforming time and the area are decreased by 28％ and 16％.     

一种宽恒流范围数字控制LED驱动电路

为提高发光二极管(LED)驱动电路恒流稳定性,设计一种基于原边反馈反激变换器的数字恒流源作为驱动电路。采用数字软启动电路消除浪涌电流,避免了输出电压过冲。软开关技术的应用使得系统在整个恒流范围内的平均效率高达80.49%。逐周期的峰值电流控制实现了恒流输出。基于SMIC 0.18 μm CMOS工艺进行物理设计,版图面积为14 370 μm²。仿真结果表明,该LED驱动电路可根据用户需求,通过调整电路参数,在提高输出电流稳定性的基础上实现400~1 000 mA的恒流输出,输出电流纹波仅为0.28%。