一种新型2.4 GHz SiGe BiCMOS低噪声放大器

基于窄带低噪声放大器理论,设计了一种2.4 GHz,具有低功耗、低噪声和良好匹配性等优点的新型BiFET结构SiGe BiCMOS低噪声放大器。采用TSMC 0.35μm SiGe BiCMOS工艺库,利用SpectreRF软件的仿真结果显示,该电路具有2.27 dB低噪声系数,11.5 dB正向增益;2 V工作电压下,其功耗仅为6.1 mW。研究结果表明,该低噪声放大器在射频蓝牙系统中具有一定的应用前景。     

基于1.5 μm BiCMOS 工艺的SiGe HBT器件设计优化

基于非选择性外延,自对准注入技术,集电区选择性注入和快速热退火工艺,提出了一种适用于1.5μm BiCMOS集成技术的SiGe HBT器件结构。该结构具有内基区薄,外基区厚,B/E结两侧杂质浓度低,发射极/基极自对准诸优点。利用TSuprem4和Medici进行工艺模拟和电学特性仿真。结果表明,所设计的的SiGe HBT具有良好的电学特性,其最大电流增益为210,当Vce=2.5 V时,截止频率达到65 GHz,验证了器件结构设计的合理性。     

SiGe HBT异质结势垒高度物理模型研究

基于SiGe HBT异质结势垒效应(HBE)产生的物理机制,综合考虑Ge引入集电区和大电流下电流感应基区中少子浓度对空穴浓度的影响,建立了异质结势垒高度解析模型。结果表明,将Ge引入集电区可有效地推迟HBE发生;同时,考虑少子浓度的影响,势垒高度具有明显的饱和趋势,峰值约为0.07 eV。     

实现折叠共栅共源运放MST的时钟馈通频率补偿方法

该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法.该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整.在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside Si CMOS模型参数,对折叠共源共栅放大器进行了模拟分析.结果表明,补偿后的运放实现了MST状态,并缩短了建立时间22.7%,提高了其响应速度.在0.5pF～2.5pF负载电容范围内,其建立时间近似线性变化,且对应每一负载电容值均达到MST状态.该方法可望应用于高速有源开关电容网络及其相关领域.     

实现Folded-Cascode放大器快速建立的时钟馈通频率补偿

基于有源开关电容网络二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种用于Folded-Cascode放大器的频率补偿新方法,即通过MOS电容引入时钟馈通以调整电路阻尼因子η,使其达到MST状态,从而实现快速建立.研究结果表明,补偿后放大器的建立时间缩短了22.7%;当负载电容从0.5变化至2.5pF,其建立时间从3.62ns近似线性地增长到4.46ns;将采用该补偿方法的放大器应用于可变增益(VGA)系统,当闭环增益变化时,仅需调整MOS电容值仍可实现对应状态下的快速建立.     

SiGe HBT基区渡越时间研究

对基于SiGe HBT基区本征载流子浓度和电子迁移率依赖于掺杂、基区Ge组分分布和速度饱和效应的基区渡越时间进行了研究。结果表明,相同Ge组分条件下,基区渡越时间bτ随WB由100 nm减薄到50 nm,降低了74.9%;相同WB,Ge组分为0.15比0.1 Ge组分的bτ减小了33.7%。该研究与其他文献的结果相吻合,可为SiGe HBT基区设计提供一定的理论指导。     

实现Folded-Cascode放大器快速建立的时钟馈通频率补偿

基于有源开关电容网络二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种用于Folded-Cascode放大器的频率补偿新方法,即通过MOS电容引入时钟馈通以调整电路阻尼因子η,使其达到MST状态,从而实现快速建立.研究结果表明,补偿后放大器的建立时间缩短了22.7%;当负载电容从0.5变化至2.5pF,其建立时间从3.62ns近似线性地增长到4.46ns;将采用该补偿方法的放大器应用于可变增益(VGA)系统,当闭环增益变化时,仅需调整MOS电容值仍可实现对应状态下的快速建立.     

基于SOI结构的SiGe HBT频率特性研究

基于SOI技术原理,模拟仿真了SOI结构SiGe HBT的频率特性,并与相同条件下体SiGe HBT频率特性进行了比较分析。仿真结果显示,SOI结构中埋氧层BOX的引入,可使SOI结构SiGe HBT集电极-基极电容Ccb和衬底-基极电容Csb最大降幅分别达94.7%和94.6%,且最高振荡频率fmax增加2.7倍。研究结果表明,SOI结构大幅度改善了SiGe HBT的频率性能,适用于高速、高功率集成电路技术。     

用于1.5μmBiCMOS技术的SiGeHBT结构及工艺研究

基于非选择性外延,基极/发射极自对准和集电区选择性注入,提出了一种可用于1.5μmSiGeBiCMOS集成的HBT器件结构及其制作流程。并利用TSuprem4,Medici进行了工艺模拟和电学特性仿真。模拟结果表明,所设计的SiGeHBT具有良好的电学特性。当Vce为2.5V时,其最大电流增益为385,截止频率达到54GHz,验证了流程设计和器件结构的合理性。