快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力,是未来战场通信的主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳频通信的关键之一是要求频率转换时间极短的频率合成器,常规的频率合成技术已难以满足要求。论文介绍一种数字式直接频率合成器加锁相环(DDS PLL)的频率合成器,具有换频时间短、覆盖波段宽、分辨率高等优点,可以满足战场通信用的快速跳频电台的要求。     

CCPLL用于抗速度欺骗干扰

本文论述了交叉耦合锁相环(CCPLL)在抗速度欺骗干扰中的应用.研究与试验结果证明,抗干扰电路系统可以在一定干信比情况下,从强速度欺骗干扰中提取出有用的弱目标回波信号.     

改善锁相环路捕获性能的又一途径

普通锁相环路中,同步性能与捕获性能对环路设计的要求是矛盾的,需采用一些辅助方法来改善其捕获性能。常用的办法有采用非线性环路滤波器、在压控振荡器上加扫描电压或注入信号以及结合鉴频环路使用。本文研究将正弦鉴相特性进行非线性校正之后对环路捕获性能的影响,导出了经非线性校正后的等效鉴相特性以及由此构成的一、二阶环的性能。分析表明,校正后仍能保持原有环路的同步性能,同时却能明显地加宽捕捉带、缩短捕捉时间。对鉴相特性实施非线性校正是改善锁相环路捕获性能的有效途径,如何寻找更易于实现更有效的非线性函数,还值得进一步探讨。     

快速高精度全数字锁相环研究

为解决全数字锁相环快速捕获和过滤噪声之间的矛盾,本文提出了一种应用于位同步的具有自动变阶特性的快速高精度超前/滞后全数字销相环(从-DPLL),文中介绍了新的设计思想,重点进行了理论分析,最后给出了有关实验结果。     

拟正切鉴相特性对锁相环路捕获性能的改善

模拟锁相环路的拟正切鉴相特性能够在不加大开环增益的情况下扩大线性工作区域,因此能扩展环路的跟踪域,此外,它还能明显地改善锁相环路的捕获性能。本文通过对其数学模型的研究,论述了这种环路的同步和捕获性能。     

论FMFB环的噪声门限

本文对FMFB环门限问题上的几种争论发表了看法,并从理论上阐明了FMFB环的门限机理;根据分析结果,提出了一个完整的低门限环路设计原则。     

论证振荡器相位噪声幂律谱的形成机理及低噪声振荡器的设计考虑

本文分析了振荡器输出信号中相位噪声功率谱密度与等效噪声电压相对功率谱密度的关系。简捷地推导出了LC反馈振荡器相位噪声幂律谱的一般表示式,得到了各种相位噪声分量与振荡器电路参数之间的关系并推广运用到晶体振荡器,所得到的全部结果给低噪声振荡器的设计、制作、频率稳定度的分析与相位噪声的测量提供了理论依据。     

论证振荡器相位噪声幂律谱的形成机理

本文分析了振荡器输出信号中相位噪声功率谱密度与等效噪声电压相对功率谱密度的关系。简捷地推导出了LC反馈振荡器相位噪声幂律谱的一般表示式,得到了各种相位噪声分量与振荡器电路参数之间的关系。所得到的全部结果给低噪声振荡器的设计、制作、频率稳定度的分析与相位噪声的测量提供了理论依据。     

改善锁相环路捕获性能的途径

普通锁相环路中,同步性能与捕获性能对环路设计的要求是矛盾的,需采用一些辅助方法来改善其捕获性能。常用的办法有采用非线性环路滤波器,在压控振荡器上加扫描电压或注入信号以及结合鉴频环路使用。本文研究将正弦鉴相特性进行非线性校正之后对环路捕获性能的影响,导出了经非线性校正后的等效鉴相特性以及由此构成的一、二阶环的性能。分析表明,校正后仍能保持原有环路的同步性能,同时却能非常明显地加宽捕捉带、缩短捕获时间。