密码处理ASIP中的置换加速

密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构.置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求.通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强.     

小型振动电容式静电传感器的设计

文中介绍了一种基于振动电容式静电传感器的设计原理,以S08处理器为控制核心,利用静电场对电荷产生静电场力以及振动电极在激励电压下产生虎克弹力的合力作用下建立了数学模型,在经过对原始信号的运算放大,A/D转换以及嵌入式μC/OS多任务操作系统的管理下,提高了单片机的工作效率.通过将被测物理量可以转化为微弱电流变化的特点,实现了以非接触式的测量方法来标定所在区域的静电场强度.     

乙酰水杨酸对番茄果实内各部位糖分含量的影响

采用不同浓度乙酰水杨酸处理番茄果实,对在不同发育阶段果实各部位组织中的糖分含量变化进行了测定,结果表明:在番茄果实不同发育期,果实果皮、胶质胎座和心室隔壁中果糖、葡萄糖和蔗糖含量均表现不同程度的增加,但对果实维管束中糖分含量影响不大,说明乙酰水杨酸具有提高番茄糖分含量的作用。     

TTA结构数字信号协处理器数据Cache的设计与实现

论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。     

多自由度运动计算机控制系统的设计

本文介绍了由计算机对步进电机控制从而实现多自由度运动的系统的设计。同时详细介绍了系统中的结构组成、软件的应用和步进电机的控制。该控制系统操作界面友好、简单,动态响应快,系统精度高。     

发动机后悬支架成形工艺及模具设计

着重论述了工艺分析在模具设计中的重要性，阐述了造成工件起皱断裂的原因，通过改变冲压工序来解决这个问题，并介绍了模具设计中各种参数的选择和模具结构。     

制糖甜菜茎叶的营养物质测定及食用性分析

目的:通过对糖、膳食纤维、蛋白质和基本营养元素的实验测定,分析了制糖甜菜茎叶的食用价值。方法:以采摘后经蒸煮干燥的甜菜茎叶和采摘后未经蒸煮直接干燥的甜菜茎叶为原料,分别测定了两种不同原料的茎、叶中上述物质的含量。结果:可溶性糖含量为9.32%～18.8%、不溶性膳食纤维(IDF)含量为13.73%～25.80%、可溶性膳食纤维(SDF)含量为8.02%～9.57%、蛋白质含量为6.1%～16.9%、Ca、Fe和Zn含量分别为305～467mg/100g、348～754mg/100g和38～111mg/100g。结论:蒸煮后的甜菜茎、叶,其营养成分无大损失,可作为高膳食纤维食品直接食用。     

脉冲多通道快速分光显微色度仪

本文开发了一种用于颜色产品微面积精细颜色测量、采用脉冲氙灯光源、光纤环形照明、全息平场凹面光栅型脉冲多通道快速分光显微色度仪。该仪器结构简单、色分辩率高、色品坐标精度为０．００２、最小分辨线视场为０．０１ｍｍ，测量光谱范围为可见区、光谱分辨率为１０ｎｍ、测量时间间隔短、能进行较暗物体和荧光物体的微面积精细颜色测量，并能给出各种标准照明体和各种色度系统下的色度参数     

基于FPGA的事件抽取模型与加速器的设计实现

Event extraction technology is important to achieve the quickly extraction of specific information, and it can be widely used in information retrieval, sentiment analysis and other scenarios. Chinese event extraction is more difficult than English event extraction due to the characteristics of Chinese language. Based on the state of the art English event extraction neural network model, a CEE DGCNN (Chinese Event Extraction based on multi layer Dilate Gated Convolutional Neural Network) is proposed, which is suitable for hardware implementation. CEE DGCNN achieves 71.71% F1 score of trigger classification on the ACE2005 Chinese corpus. The accelerator of CEE DGCNN is designed and implemented, and the model size is further optimized by quantization. The accelerator can achieve 97 GOP/s on the Xilinx XCKU115 FPGA, which is 67 times faster than CPU.