阵列处理器系统芯片的发展

本文从数据流动的计算模式、并行计算的阵列芯片、应用演变的数学技术、以及硅基芯片的制造技术等4个方面，研究了阵列处理器系统芯片的发展，提出了一种统一体系结构的阵列处理器系统芯片，简称APU系统芯片。     

嵌入式计算机系统的展望

从使用角度来说,计算机可分为两类:一类是独立使用的计算机系统,如个人计算机、工作站等;一类是嵌入式计算机系统,它是作为其他系统的组成部分使用的。不管是哪一种计算机系统,要能够迅速地向前发展,都必须满足五个简单而又基本的条件:一是经济性,计算机要很便宜,让更多的人能买得起;二是小型化,人们携带起来方便;三是可靠性,能够在一般环境条件下或者是苛刻的环境条件下运行;四是高速度,能够迅速地完成数据计算或数据传输;五是智能性,使人们用起来更     

一种高性能DSP专用地址产生器的设计

DSP处理器面向数字信号处理领域,具有高度的实时性要求。论文设计了一种能够满足DSP处理器特殊寻址方式的地址产生单元,同时支持并行指令的执行,实现了算术运算与地址运算的并行处理,有效地提高了数字信号的处理速度。     

深亚微米SoC芯片的可测试性设计

深亚微米工艺使SoC芯片集成越来越复杂的功能,测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高,增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现,这款混合信号基带芯片包含模拟和数字子系统,IP核以及片上嵌入式存储器,为了满足测试需求,通过片上测试控制单元,控制SoC各种测试模式,支持传统的扫描测试以及专门针对深亚微米工艺的,操作在不同时钟频率和时钟域的基于扫描的延迟测试模式,可配置的片上存储器的BIST操作以及其它一些特定测试模式。     

复杂混合信号SoC芯片的延迟测试

随着芯片集成度的持续提高以及制造工艺的不断进步,对测试覆盖率和产品良率的严格要求,需要研究新的测试方法和故障模型。基于扫描的快速延迟测试方法已经在深亚微米的片上系统（SoC）芯片中得到了广泛的使用。通过一款高性能复杂混合信号SoC芯片的延迟测试的成功应用,描述了从芯片对延迟测试的可复用的时钟产生逻辑的实现,到使用ATPG工具产生延迟图形,在相对较低的测试成本下,获得了很高的转换延迟和路径延迟故障覆盖率,满足了产品快速上市的要求。     

一种嵌入式协处理器的设计

文章介绍了嵌入式协处理器LSC87的结构和控制方式，LSC87为与Intel8087指令功能全兼容的嵌入式协处理器，研制中采用了Top-down完全正向设计流程，选择微程序作LSC87数据路径的控制以便于支持所有7种类型定浮点操作数与6种异常的屏蔽和非屏蔽处理，其中部分数据路径部件还组合了硬连线控制，使LSC87不仅对复杂操作的处理可控性好，而且有利于数值迭代计算的简单快速实现。     

一个支持VLSI设计的关系数据库方案

本文介绍一个面向语言的VLSI设计关系数据库方案,并给出了一个统一的B~+树索引方法。     

芯片结构的自底向上选择

本文以LSI技术为背景,按照结构元概念,讨论了芯片结构的可重用性与灵活性问题,并按照结构元的系列与层次,论述了一些LSI芯片结构的自底向上选择。     

μPD7720信号处理机及其应用

本文介绍高速数字信号单片处理机μPD7720的基本原理,单板实现方法以及应用等。     

芯片设计的自动布局技术

VLSI芯片的设计,有几种可能的工作情形:一种情形是由几个人共同设计一个芯片,每个人设计芯片的一个或几个组成部份,然后,将它们沿其连接点集成到一起,以形成一个完全的芯片;另一种可能的情形是,芯片的组成部份是从数据库或单元库中取得来的;还有,芯片的组成部份,可能是由硅编译器产生的。不管那一种设计情景,最后都有一个将各