CMOS射频集成电路ESD保护的挑战

随着集成电路(IC)T艺进入深亚微米水平,以及射频(Radi0.Frequency,RF)IC工作频率向数千兆赫兹频段迈进,片上防静电泄放(ESD)保护设计越来越成为RF IC设计的挑战.产生这一挑战的关键原因在于ESD保护电路和被保护的RF IC核电路之间存在着不可避免的复杂交互影响效应.本文讨论了RF ESD保护的研究和设计领域的最新动态,总结了所出现的新挑战、新的设计方法和最新的RF ESD保护解决方案.     

硅基COZrO铁氧体磁膜结构RF集成微电感

制作了一种新型磁膜结构射频集成微电感.该电感使用溶胶-凝胶法制备的CoZrO铁氧体作为磁性薄膜;采用平面单匝形式的金属线圈,从而形成"SiO2绝缘层/磁膜层(CoZrO)/SiO2绝缘层/Cu线圈"的结构,具有结构简单、制作工艺与常规集成工艺兼容等特点.同时,采用相同工艺同批制作了无磁膜微电感作为对比样品,并取各项结构参数与磁膜电感相一致.测试结果表明,2GHz处,磁膜结构微电感的感值(L)为1.75nH、品质因数(Q)为18.5,与无磁膜微电感相比,L和Q的值分别提高了25%和23%.     

铁氧体磁膜RF集成微电感等效电路分析

针对已制作并发表的一种新型铁氧体磁膜结构射频集成微电感进行了等效电路分析.阐述了磁性铁氧体薄膜对电感的感值(L)和品质因数(Q)的增强作用.对射频测试结果进行了电路元件参数提取.结果表明,与空气芯无磁膜微电感相比,磁膜结构微电感的L和Q在2GHz处分别提高了17%和40%.等效电路分析和测试结果均证明了铁氧体薄膜的引入对增强射频集成微电感性能的作用显著.     

非对称轻掺杂漏(LDD)MOSFET

提出并制作了一种仅有漏端轻掺杂区的MOSFET新结构──非对称LDD MOSFET。它与通常LDD MOSFET相比,抑制热载流子效应的能力相同,源漏串联电阻降低40％左右,线性区和饱和区的跨导分别增加50％和20％左右。用该器件制作的CMOS电路,其速度性能优于通常LDD MOSFET制作的同样电路。     

CMOS射频集成电路ESD保护的挑战

随着集成电路(IC)T艺进入深亚微米水平,以及射频(Radi0.Frequency,RF)IC工作频率向数千兆赫兹频段迈进,片上防静电泄放(ESD)保护设计越来越成为RF IC设计的挑战.产生这一挑战的关键原因在于ESD保护电路和被保护的RF IC核电路之间存在着不可避免的复杂交互影响效应.本文讨论了RF ESD保护的研究和设计领域的最新动态,总结了所出现的新挑战、新的设计方法和最新的RF ESD保护解决方案.     

硅基CoZrO铁氧体磁膜结构RF集成微电感

制作了一种新型磁膜结构射频集成微电感.该电感使用溶胶-凝胶法制备的CoZrO铁氧体作为磁性薄膜;采用平面单匝形式的金属线圈,从而形成"SiO2绝缘层/磁膜层(CoZrO)/SiO2绝缘层/Cu线圈"的结构,具有结构简单、制作工艺与常规集成工艺兼容等特点.同时,采用相同工艺同批制作了无磁膜微电感作为对比样品,并取各项结构参数与磁膜电感相一致.测试结果表明,2GHz处,磁膜结构微电感的感值(L)为1.75nH、品质因数(Q)为18.5,与无磁膜微电感相比,L和Q的值分别提高了25%和23%.