排序方式: 共有38条查询结果,搜索用时 375 毫秒
1.
结合近几年来南方电网多次出现的变压器空投涌流引起直流50 Hz保护动作事件,仿真研究了励磁涌流、和应涌流及故障电流波形特征差异性,在不降低保护灵敏度的原则下,提出了一种基于波形识别的直流50Hz保护优化改进策略,并在高压直流PSCAD/EMTDC控制保护仿真模型的基础上结合优化改进策略自定义创建直流50Hz保护闭锁模型,从交流系统强度变化、换流变压器空载合闸角变化、换流变压器铁芯剩磁变化三个角度对所提出的优化策略进行仿真验证。结果表明,所提出的基于波形识别的直流50Hz保护优化改进策略能正确地实现直流50 Hz保护的闭锁和解锁,在不影响直流系统安全稳定运行的情况下很好地解决了变压器空投涌流引起直流50Hz保护误动的问题。 相似文献
2.
近几年南方电网发生了多起因换流变压器空投而导致的直流50 Hz保护误动事件。针对这个问题,分析励磁涌流下直流中50Hz谐波运行特性的基础上,结合影响规律提出了换流变空投前的交流系统强度边界及直流功率边界。先是分析了不同谐波源下直流50 Hz谐波特征,全面梳理了影响换流变涌流谐波的产生和传递的因素;基于PSCAD/EMTDC仿真平台,结合实际直流具体研究了关键因素剩磁、合闸角、交流系统强度以及直流功率对涌流谐波产生的影响,以换流变合闸涌流为谐波源分析了直流功率、直流运行方式、线路长度对直流中50 Hz谐波传递特性的影响;最后结合各因素的影响规律,在换流变涌流最严重时,分析得到不使直流逆变侧50 Hz保护误动的交流系统强度边界及直流功率边界,为实际工程换流变空投前的系统条件提供参考。 相似文献
3.
4.
近几年,南方电网发生了多起因换流变压器空载合闸而导致运行极直流50 Hz保护误动事故。事故主要原因是运行换流变压器的和应涌流含有大量正序二次谐波,流经换流器转化为50Hz分量。文中分析了交流系统电压以及直流输送功率等运行工作点改变引起换流变压器分接头挡位、滤波器投切组数的变化,进而影响和应涌流正序二次谐波的规律;从同塔双回直流线路的极性布置、电流极性等耦合影响因素分析换流变压器和应涌流的正序二次分量在运行线路上的不平衡性。为防止直流50Hz保护误动,建议提高直流接入交流系统的强度,适当抬高换流站交流母线电压,限制运行极直流的输送功率。同时,应重点关注同塔双回直流另一回同一极性的换流变压器的和应涌流。 相似文献
5.
6.
7.
新能源快速发展,正在由辅助电源向主力电源过渡.现有新能源工程短路电流计算存在两大问题.一是用1.2~2倍额定电流表征新能源故障特性,过度简化导致计算精度差,难以满足保护要求;二是现有短路电流整定计算软件不支持迭代,因而无法根据节点电压变化而更新新能源故障电流,体现其压控电流源特性.针对该问题,首先,基于新能源的故障特性精细化解析模型,结合现场故障录波数据,构建满足工程实用计算要求的电压电流映射关系;然后,根据电网故障后节点电压跌落程度和节点之间的连接关系划分故障区域,并在故障区域内依据新能源的工程实用化计算公式进行局部迭代计算来求解网络的节点电压和短路电流,从而避免了全局迭代可能带来的收敛性问题,同时也缩短了计算时间;最后,通过工程计算软件验证了所提方法的计算效果. 相似文献
8.
5G承载差动保护业务是通信与控制保护技术融合发展的需求。通过对比分析不同对时原理差动保护的通道需求,比较高低压网络差动保护通道延时的需求差异,分析了5G无线通信中确定性传输时延技术和精准授时技术的可行性,提出了基于5G精准时标的配网差动技术。外场5G基站实测验证了授时精度及传输延时均能满足差动保护业务需求。 相似文献
9.
邱建丁晓兵余江陈朝晖赵曼勇李正红李捷 《电网技术》2017,(6):2035-2040
为防止互感线路接地距离Ⅰ段超越,分析电网运行方式对接地距离Ⅰ段的影响,确定定值边界十分必要。文章在互感线路测量阻抗分析完整模型的基础上进行分析,提出了接地距离Ⅰ段可能超越的3种极值工况模型。针对各极值工况对模型中各因素影响互感线路接地距离Ⅰ段测量阻抗的机理进行定性分析,确定求取测量阻抗极值的简化模型并解析定量求解极值,得出在极端情况下,接地距离Ⅰ段测量阻抗理论上可趋于0。利用整定软件进行算例仿真,验证了理论推导的正确性。根据极值工况模型,结合电网中实际典型工况提出了互感线路接地距离Ⅰ段在不同工况下的取值策略,以及统一整定为0.4倍线路正序阻抗的简化整定策略,从而提高了接地距离Ⅰ段定值的适应性。 相似文献
10.
本文研究一种新的既具有微控制器功能,又有增强DSP功能的高性能微处理器的实现架构.在统一的增强CISC指令集下,我们将基于哈佛和寄存器-寄存器结构的微处理器模块和单周期乘法/累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式Flash Memory和指令队列缓冲器有机的集成起来,在统一架构下通过单核实现CISC/DSP微处理器,有效地提高了处理器的性能.该微处理器采用0.35μm CMOS工艺实现,芯片面积为25mm2.在80M工作频率下,动态功耗为425mW,峰值数据处理能力可达80MIPS.该处理器核可满足片上系统(SOC)对高性能处理器的需求. 相似文献