增益增强型CMOS运算放大器的自动优化算法

在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。     

一种用于MEMS电容式加速度计的116dB动态范围CMOS读出电路

A high stability in-circuit reprogrammable technique control system for a capacitive MEMS accelerometer is presented. Modulation and demodulation are used to separate the signal from the low frequency noise. A low-noise low-offset charge integrator is employed in this circuit to implement a capacitance-to-voltage converter and minimize the noise and offset. The application-specific integrated circuit （ASIC） is fabricated in a 0.5 /μm one-ploy three-metal CMOS process. The measured results of the proposed circuit show that the noise floor of the ASIC is -116 dBV, the sensitivity of the accelerometer is 66 mV/g with a nonlinearity of 0.5%. The chip occupies 3.5×2.5 mm2 and the current is 3.5 mA.     

一种14位105 MSPS高速高精度模数转换器设计

采用4位量化增益数模单元实现了流水线的第一级子级和最后一级采用4位FLASH ADC组成的系统架构,设计了 一款基于流水线型的14位105ＭＨｚ,采样速率的高速高精度模数转换器。多位量化较好地抑制了后级电路的噪声和失真衰减,采用采样电容翻转式结构实现了采样保持电路,在较高采样速率下,尽量降低功耗。电路采用SMIC 0.18μｍ 混合信号工艺进行设计验证,测试结果表明,在输入信号频率为70ＭＨｚ,采样速率为105ＭＨｚ时,无杂散动态范围为84.2ｄＢ,信噪比为 73.2ｄＢ,有效位数约为11.8ｂｉｔ。     

高精度低噪声MEMS陀螺仪电容读出电路

在研究电容式微机械陀螺信号通路工作原理的基础上,分析了影响电容式读出电路精度的各种非理想因素并进行了量化计算,设计了一款低噪声电容读出电路。该芯片采用高频调制原理实现了低频噪声的转移,同时提出了一款具有高电源抑制比的低噪声运算放大器,采用连续时间的电容读出方法研制了微机械陀螺ASIC电路。该芯片采用0.5μm CMOS工艺,芯片面积为3.5mm×3.4 mm,测试结果表明,该单片ASIC的输出级噪底为-117 dB,当陀螺仪量程为±300°/s时,分辨率可以达到0.00035°/s。     

用于SOC系统的逐次逼近型ADC设计

设计了一个基于SOC系统的触摸屏逐次逼近型结构的10 bit 2Msps模数转换器(ADC)。高精度比较器和Bootstrap开关应用于设计电路中,提高了芯片速度和降低了功耗。芯片采用SMIC0.18μm 1P6M CMOS工艺流片,版图面积为0.25mm2,2MHz工作时平均功耗为3.1mW。输入频率320kHz时,信噪比(SNR)为56dB,ENOB为9.05bit,无杂散动态范围(SFDR)为66.56dB,微分非线性(DNL)为0.8LSB,积分非线性(INL)为1.4LSB。     

一种1.8V 10位100Ms/s流水线模数转换器设计

针对自举开关中的寄生效应和导通电阻的非线性问题提出了一种新的低压低电阻的自举开关.同时利用增益增强技术设计高直流增益和高单位增益带宽的运放,从而保证采样保持电路和子级电路的性能.基于以上技术,设计了一个10位100Ms/s流水线模数转换器,该模数转换器用0.18μm CMOS工艺流片验证.经测试,该模数转换器可以在采样率为100MHz,输入频率分别为在6.26和48.96MHz的情况下分别获得54.2和49.8dB的信噪比.     

一种1.8V 10位100Ms/s流水线模数转换器设计

针对自举开关中的寄生效应和导通电阻的非线性问题提出了一种新的低压低电阻的自举开关.同时利用增益增强技术设计高直流增益和高单位增益带宽的运放,从而保证采样保持电路和子级电路的性能.基于以上技术,设计了一个10位100Ms/s流水线模数转换器,该模数转换器用0.18μm CMOS工艺流片验证.经测试,该模数转换器可以在采样率为100MHz,输入频率分别为在6.26和48.96MHz的情况下分别获得54.2和49.8dB的信噪比.     

逐次逼近型模数转换器中的失配校准技术

设计了一种用于逐次逼近型模数转换器中的比较器失调和电容失配自校准电路.通过增加校准周期,该电容自校准结构即可与原电路并行工作,实现高精度与低功耗.校准精度可达14bit.采用该电路设计了一个用于逐次逼近型结构的10bit 3Msps模数转换器单元,该芯片在SMIC 0.18μm 1.8V工艺上实现,总的芯片面积为0.25mm2.芯片实测,在采样频率为1.8MHz,输入320kHz正弦波时,信号噪声失真比为55.9068dB,无杂散动态范围为64.5767dB,总谐波失真为-74.8889dB,功耗为3.1mW.     

∑△DAC中插值滤波器的设计

本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器.利用多项插值器原理,采用128(插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积.仿真结果表明能够满足性能要求.     

多通道 １４ 位 １２５ＭＳＰＳ 流水线型 ＡＤＣ 设计

针对通信系统对多通道、高速、高精度数据转换器国产化的迫切需求,论文设计了一款基于流水线架构的八通道14位125MSPS模数转换器,采用多位量化增益数模单元实现了流水线的第一级子级和最后一级采用4位flash ADC,多位量化较好地抑制了后级电路的噪声和失真衰减。采样保持电路采用采样电容翻转式结构实现。电路采用SMIC 0.18μm CMOS工艺进行设计,测试结果表明,在输入信号频率为70MHz,采样速率为125MHz时,无杂散动态范围为87dB,信噪比为72.5dB,有效位数约为11.75比特。