不对称金纳米结构的光致热增强效应的调控研究

提出了一种产生光致热增强效应的不对称的人工金 纳米结构,建立了物理模型并进行了计算。采用离散偶极近似(DDA)方法计算水介质环境中 该结构及其不对称性改变后对吸收光谱及近区电磁场分布的影响,进而 利用傅里叶热传导定律数值模拟了该结构产生的热增强效应。结果表明:改变纳米结构的不 对称程度会明显影响结 构的光谱吸收位置、线型和峰值强度;同时,通过调节纳米结构的不对称性也可以有效地将 磁场能转化为热能,并 在结构周围形成高度限定的局域热增强现象。本文提出的纳米结构可在较大的近红外波段范 围内调控温度,可作为纳米尺度 下精确控制光致热效应的温度和设计热等离子纳米器件之参考。     

BPF小型化超导滤波器的研究与设计

本文对阶梯阻抗线微带谐振器（SIR）进行了研究，基于一般SIR模型设计了一个类SIR谐振器。由该谐振器构建的BPF不仅可使微带线BPF的尺寸小型化，而且可以控制微带线BPF寄生响应的位置。该谐振器更容易进行细微的调节与优化。利用所提出的谐振器结构设计了一个具有准椭圆函数响应特性的4阶超导带通滤波器，用全波分析软件进行了仿真与优化，并对所设计的超导滤波器进行了测试，结果表明，实际测试结果与理论响应符合良好。     

一种基于最小二乘法和Taylor级数展开法的协同定位算法

文章文针对基于TDOA的Taylor级数展开法在蜂窝网移动通信定位过程中初始值不易选择的问题,提出了一种基于最小二乘法和Taylor级数展开法的协同定位算法,将最小二乘法的定位结果作为Taylor级数展开法的初始值,仿真结果表明,该法的定位精度要高于最小二乘法和Taylor级数展开法。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于原子力显微镜的碳纳米管微操纵研究

纳米级微操作技术是制造纳米电子器件的技术基础.以云母为基底,利用原子力显微镜,对碳纳米管束进行微操作,如滑动、切割等.由于基底不同,在微操作过程中呈现不同的现象.研究为加工碳纳米管的微纳米零件做出了有益的探索.     

基于光栅波导共振耦合的传感器特性研究

该文设计了一种基于光栅波导共振角耦合的生物传感器,通过光栅波导模式谱变化检测传感器表面有效折射率变化的方式,实现了传感器表面附着物的精确检测。并在平板介质光波导理论基础上,推导了三、四层结构理论模型,实验得到了入射角与检测溶液折射率及入射角与分子膜层厚度间的变化关系。结果表明,光栅波导共振角耦合生物传感器入射角与待测溶液折射率存在良好的线性关系,并具有较高灵敏度,精度可达0.01(°)/nm。通过该方法制作出无标记的生物传感器,能广泛应用于生物分子检测,尤其适合蛋白质分子生物检测。     

电热式微机电系统微镜傅里叶变换红外光谱仪

为了研制小体积、低成本、高分辨率的微型傅里叶变换红外光谱仪,通过选择电热式微机电系统(MEMS)微镜作为迈克尔逊干涉仪动镜,在满足了傅里叶光谱仪小型化、便携化的同时,利用折叠双S型Bimorph驱动结构来实现双倍位移量以确保较高分辨率,并将分束器外置来进行不同波段的灵活选择,进而实现全光谱范围的应用。以1 310 nm激光作为参考光光源,钨灯宽带光作为待测光源信号,通过信号采集、滤波、插值、光谱恢复步骤完成原始信号采集到光谱信号复原的过程。测试结果表明:电热式微镜的位移量可达到500 m,光谱理论分辨率1 nm,光谱仪整机尺寸小至62 mm62 mm28 mm。测试基线噪声为0.000 04,基线重复性为0.000 32,吸光度重复性为0.000 48。性能指标能满足食品安全、药品检测、石油化工等领域的光谱检测应用。     

基于Nd:YVO4激光回馈效应的远距离振动测量研究

基于 Nd:YVO₄激光回馈技术,提出了一种实现对远距离微小振动位移直接测量的新方法。相位 测量技术和 移频激光回馈技术的采用,使本文方法不仅有高的分辨率,还有非常高的灵敏度。利用本文 方法对远距离不同目标 进行系统信号信噪比(SNR)测试后,对远距离声音振动进行 测试,清晰还原了声音信号。最后分析了本文方法的 可靠性和测量范围,采用滤除低频噪声的方法,使在15.7m处外界环 境对系统的影响降低到50nm。     

LTE上行DFT硬件加速器的设计

针对LTE上行链路离散傅里叶变换（DFT）预编码的多模式需求,提出了一种基于ASIC的 DFT硬件电路实现方案。采用基于WFTA算法的基4/2/5/3蝶形运算单元实现35种长度的DFT运算,采用二维缓存结构实现蝶形单元流水处理。在200 MHz时钟频率、SMIC 40 nm工艺条件下,硬件电路面积为0.87 mm2,功耗为12.5 mW。仿真与综合结果表明,文中设计的DFT硬件加速器具有运算速度快、存储资源占用少的优点,适合于LTE工程应用。