一种基于SiGe BiCMOS工艺的单片集成光接收机前端放大电路

基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40℃~+85℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。     

一种抑制单粒子瞬态响应的SiGe HBT工艺加固技术仿真

基于0.13 μm SiGe BiCMOS工艺,开展了无深槽NPN SiGe HBT工艺和器件仿真。模拟了带深P阱SiGe HBT的制备过程、常规电学特性和重离子单粒子效应。该器件与常规器件相比表现出更优的单粒子瞬态(SET)特性,在关态的SET响应峰值下降了80%,在最大特征频率工作点的SET响应峰值下降了27%,瞬态保持时间也大幅减小。使用深N阱和深P阱隔离同时抑制了集电区-衬底结的漂移载流子收集和衬底扩散载流子收集的过程,极大地提高了器件的SET性能。     

标准CMOS工艺低压栅控硅发光器件设计与制备

本文采用0.18μm标准CMOS工艺设计并制备了一种MOS结构的低压栅控硅基发光器件.该光源器件内部采用n+-p+-p+-n+-p+-p+-n+的叉指结构,在相邻两个p+有源区之间覆盖多晶硅栅作为第三端控制电极,用于在源/漏区边缘形成场诱导结,降低p+/n-well结的反向击穿电压,提高器件发光功率.测试结果表明,该光源器件可以发射420nm～780nm的黄色可见光,在3V的正向栅压下,p+/n-well发光二极管的反向击穿电压下降到3V以下,光输出功率提高至2倍以上.本文设计的光源器件工作电压较低,并且与CMOS工艺完全兼容,可以与其他CMOS电路共用电源并且实现单片集成,在硅基光电子集成领域具有一定的应用价值.     

一种高维持电压的LVTSCR

对于工作电压为5 V的集成电路,低压触发可控硅(LVTSCR)的触发电压已能满足ESD保护要求,但其较低的维持电压会导致严重的闩锁效应。为解决闩锁问题,对传统LVTSCR进行了改进,通过在N阱下方增加一个N型重掺杂埋层,使器件触发后的电流流通路径发生改变,降低了衬底内积累的空穴数量,从而抑制了LVTSCR的电导调制效应,增加了维持电压。Sentaurus TCAD仿真结果表明,在不增加额外面积的条件下,改进的LVTSCR将维持电压从2.44 V提高到5.57 V,能够避免5 V工作电压集成电路闩锁效应的发生。     

CP-PLL快速入锁集成电路方案设计

该文基于TSMC 0.18 μm RF CMOS工艺实现了一个用于加快CP-PLL锁定时间的数模混合复合结构,该复合结构主要包括两个独立单元——动态环路带宽单元及预置位反馈环。其中,两个单元的控制电路均采用全数字电路实现,并通过DC综合与ICC自动布局布线得到版图信息。经过同一CP-PLL参数环境下的对比分析,比较了包括传统结构的3种方案的锁定时间。在工作电源1.8 V下,优化后的锁定时间为1.12 μs,较传统结构锁定时间提升了76.7%;整体相噪在稳态保持?103.1 dBc/Hz @1 MHz,较传统结构仅上升了0.3%。证明该复合结构能够有效降低上电启动以及跳频时的锁定时间。