抗DPA攻击的AES算法研究与实现

Mask技术破坏了加密过程中的功率消耗与加密的中间变量之间的相关性,提高了加密器件的抗DPA攻击能力。简单地对算法流程添加Mask容易受到高阶DPA攻击的。提出了一种对AES加密过程的各个操作采用多组随机Mask进行屏蔽的方法,并在8bit的MCU上实现了该抗攻击的AES算法。实验结果表明,添加Mask后的抗DPA攻击AES算法能够有效地抵御DPA和高阶DPA的攻击。     

抵御侧信道分析的AES双路径掩码方法

为抵御功耗、电磁辐射等侧信道分析攻击,提出一种高级加密标准(AES)双路径掩码方法。采用2条数据路径,将随机数和随机S盒用于掩码操作,使一个加、解密轮次内的所有中间运算结果与AES算法的标准中间结果都不相同,且各中间结果的汉明重量随明文随机变化。实验结果表明,AES算法中间结果的汉明重量与该方法产生的能量特征之间的相关性被完全消除,可抵御各种侧信道分析攻击。     

新量子技术时代下的信息安全

量子技术将在未来深刻影响密码学以及信息安全行业。可以利用上千个量子比特运行量子算法的通用量子计算机将直接威胁信息安全基础算法,导致当前广泛使用的RSA等公钥密码被破解,也会使分组密码算法的密码强度减半。量子通信中量子密钥分发的实施会改变传统保密通信的物理结构。这些重大 应用价值也是发展量子技术的驱动力。结合当前一些关于量子技术的热点新闻,从量子计算和量子通信两个方面分别综述了量子技术对信息安全技术的影响。同时简要介绍了这些技术的最新发展现状,包括通用型和专用型量子计算机的发展、量子密钥分发技术实验室环境的进展以及天地一体化量子通信网络的发展状况等。最后对信息安全技术的未来形态做了思考和总结。未来量子技术将会与现有各种技术深度融合,共同存在。     

一种支持预搜索的面积紧凑型BCH并行译码电路

在支持预搜索的面积紧凑型BCH并行译码电路中,采用双路选通实现结构,在校正子运算电路的输入端完成被纠码序列与有限域常量的乘法,简化了电路结构;在实现IBM迭代算法时,为了压缩实现面积,复用一个有限域GF(2n)上的二输入乘法器,一轮迭代运行多拍运算:设计了全组合逻辑预搜索模块,加快了BCH截短码的搜索速度.同现有技术相比,该译码电路实现面积紧凑且关键路径短.综合与静态时序分析结果表明,对于512字节的信息元和8-bit的纠错能力,该译码器在80MHz工作频率下符合时序要求;在TSMC 0.18μm工艺库下仅需约14800门,满足目前大容量存储设备对数据可靠性和成本控制的要求.     

SPA和DPA攻击与防御技术新进展

综述SPA和DPA攻击与防御技术的最新进展情况,在攻击方面,针对不同的密码算法实现方式,详细描述SPA、DPA和二阶DPA攻击技术.防御技术分别介绍了各种掩码技术、时钟扰乱技术以及基于双轨互补CMOS的功耗平衡技术,并分析了这些技术中的优缺点,最后对该领域未来可能的研究方向和研究重点进行了展望.     

一种抵御侵入式分析的密码芯片存储总线

为了抵御针对密码芯片的侵入式物理分析,设计了一种片上存储安全总线.采用基于混沌映射的地址扰乱电路对存储地址进行位置置乱;同时采用存储单元加密电路对单位数据进行加密,且置乱和加密都受到密钥控制.如此,芯片内嵌存储器(如RAM、ROM、EEPROM、FLASH等)所存储的信息即便被攻击者获取也无法解读,置乱与加密的乘积效果能够有效降低了攻击者获得明文信息的概率.     

一种FM-QCSK混沌数字通信系统及其性能分析

在调频-四相混沌键控(FM-QCSK)混沌数字通信系统中,对时域连续混沌信号进行频率调制,使单位码元具有近似相等的比特能量;针对混沌样值函数构造一组正交基,采用频域或时域方法得到混沌载波的正交信号,接收时直接将参考信号及其正交信号分两路与载信信号进行相关处理,不需FM解调,这就使单位码元符号所表示的信息增加了一倍．计算机仿真结果表明,在AWGN信道下,FM-QCSK的误码率性能接近于FM-DCSK;在多径信道下,FM-QCSK方法在BER为10^-4时, E_b/N₀ 控制在20dB,其性能好于传统的周期性载波调制系统．     

一种基于流水线结构的多级数字混沌编码方案

研究了一种基于流水线结构的多级数字混沌保密通信方案,以驱动参量法作为同步实现模型,并在编码机制上进行了改进。以流水线方式对整个处理过程进行分割,为进程间设定合理的通信粒度,数值模拟得到了另人满意的并行加速比。文章最后对方案中流水线的执行时间进行估算,并分析了在不同任务划分及不同通信速率下的并行加速比情况。     

基于LBlock算法的密码SoC安全存储总线设计

密码片上系统(SoC)的数据访存通路是侵入式探针分析的重要目标,为抵御侵入式分析,利用LBlock算法设计一种SoC存储加密总线。将LBlock算法硬件结构每4轮展开为1个时钟周期,使32轮加解密时序压缩到8个时钟周期,同时将数据存储器一般采用的32位总线缓冲至64位,以配合LBlock算法的分组操作。FPGA验证结果表明,该设计方案使得芯片内嵌数据存储器(如RAM、Flash等)的总线即使被探针攻击获取也无法解读,应用64位数据块进行8个时钟周期加密的访存吞吐率达到533 kb/s,且避免了32位分组加密穷举攻击,实现代价低。     

针对SM4算法的功耗模板-碰撞分析

分析发现在非平衡Feistel结构的SM4算法中,前后轮次的中间数据具有相关性。因此,通过内部碰撞原理并结合模板匹配的方法后,可用于恢复SM4算法轮子密钥,并给出了一种针对SM4算法的功耗模板-碰撞分析的侧信道方法。分析时选择特殊的明文采集功耗曲线,将算法加密过程中非平衡Feistel结构的右半部分的中间变量值(如S盒输出值)作为分析目标,利用每一轮各中间变量值碰撞来恢复轮子密钥。实验验证证明,在未加掩码情况下,大约采用2?500条功耗曲线（模板曲线除外）,可有效实施分析。相比于传统碰撞分析方法,该方法降低了计算复杂度,将碰撞分析方法扩展到非平衡Feistel算法结构,提高并增强了碰撞分析方法的适用性与实用性。