用NILT导出的传输线瞬态分析模型

K Singhal与J Vlach的NILT(数值Laplace反变换) 技术是端接线性负载传输线分析的一种有效方法.本文利用这一NILT技术,导出了传输线的时域离散模型,由此可进行端接任意负载传输线的瞬态分析.这一模型毋须象通常的频域方法那样对传输线作有理逼近,因而不存在由此带来的数值问题,而计算量与它们相当.文中分别给出了均匀与非均匀传输线的处理,并用实例作了验证.     

一个用于VHSIC连接线瞬态分析的电路模拟器

本文介绍了一个可对含连接线的电路进行瞬态分析的电路模拟器,该模拟器是在SPICE基础上经修改扩充而成的,连接线的处理采用了文献[1]的方法.文中介绍了方法的基本原理,讨论了数值Laplace反变换时参数的选择与误差的控制.实际VHSIC电路的试算结果表明,该模拟器是相当有效的.     

QoS二次流量监管实现

流量监管TP（Traffic Policing）就是对流量进行控制,它通过监督进入网络的流量速率,确保进入的流量被限制在一个合理的范围内。为满足网络中多用户多业务对流量监管的要求,通过对QoS流量监管的模式方法CAR（Committed Access Rate,约定访问速率）的分析研究,在路由平台上实现了QoS二次的流量监管功能,经在三层交换机上测试,证明了监管的有效性。     

一种多相延迟锁相环的自校准方案

芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一种基于OTA的延迟锁相环电路鉴相器失配问题,提出了一种环路自校准方案,同时给出校准电路的Verilog-A行为级模型.当鉴相器中两个或门电路之间存在失配误差时,将会在OTA输入端以失调电压的形式引起输出相位偏移;校准电路能够对该失调电压实现检测与计算,并补偿至环路中,使得理想反馈时钟条件下,OTA输入端电压保持相同,压控延迟线延时不再改变,最终能够有效减小因鉴相器失配引起的输出时钟相位误差.基于TSMC 40nm CMOS工艺完成了4相DLL电路的设计,其工作频率范围能够达到10 GHz~12 GHz;联合校准电路模型,通过电路-模型混合仿真结果显示:校准前后,输出时钟相位误差均方值从300fs降低至30fs.     

考虑电源完整性的数字驱动器模糊逻辑建模

高速电路的电源完整性分析需要电源和地非理想情况下的数字驱动器模型,该文将模糊逻辑方法用于考虑电源与地非理想因素的数字驱动器宏模型构造。根据驱动器电路的工作特点,该文提出了一种简化的模糊逻辑模型表达式,通过简化模糊逻辑的前提,有效地降低了模型复杂度,方便了模糊规则结构与参数的确定,加快了建模过程。通过实际电路例子,验证了方法的有效性。     

基于ISO/IEC15693协议的射频识别系统设计

该文结合射频识别系统的基本原理，介绍了符合ISO/IEC 15693协议的射频识别系统设计。深入研究了ISO／IEC 15693协议规定调制、编码方式和防碰撞算法。给出了系统硬件结构框图，解释了模块的功能。介绍了读写器软件的开发，给出了该射频识别系统基本功能的演示软件。该射频识别系统已成功应用到了某会议签到系统，取得了良好的效果。     

基于模糊逻辑的电路非线性动态特性模型

该文提出了一种基于模糊逻辑的电路动态特性行为建模方法.该方法基于非线性动态系统辨识理论,以精心设计的激励信号下的瞬态响应的抽样值为样本,利用模糊逻辑系统的万能函数逼近能力来逼近电路外部端口的动态特性.介绍了建模的原理与过程,给出了一个具体电路的例子,证明方法是可行的.     

高速A/D转换器的数字电路设计

介绍用于高速高分辨率流水线结构的模数转换器的数字电路.该数字电路包括时钟发生器和数字校正电路.时钟发生器产生采用的是两路延迟单元负反馈得到;数字校正电路采用改进的流水线操作方式,以期达到减少延迟单元,节省硬件功耗,降低误差操作.该数字电路在0.6μmCMOS工艺中能满足高速ADC的时序要求,并对各级输出的数据在同步时钟的控制下进行加法运算,最终将输入的模拟信号转换成数字信号输出.     

射频集成电路模拟的包络方法

介绍了特别适合于分析数字调制信号激励的RFIC（射频集成电路）的方法：包络分析法。该方法对慢变化的包络分量作瞬态分析，而在瞬态分析的每一个时间点上用谐波平衡法求解关于快信号的响应，包络瞬态分析的时间步长不受快信号变化速率的限制，所以，可以准确而高效地求解RF电路中的一些问题。介绍了方法的基本原理，给出了具体的分析流程，并用实际电路（混频器、振荡器）的分析结果说明了此方法的特点。