面向人工神经网络算法的数字VLSI 设计及实现

设计了一种数据位长可变的基于MIMD（Multiple Instruction Multiple Data）结构的通用人工神经网络 并行处理器APP（ANN’s Parallel Processor）,具有8 位、16 位、32 位等三种数据位模式．优化了处理器的关键运算 部件和内部数据通路,并且定制了类RISC 指令集,能够通过编程来实现多种ANN 算法．APP 处理器基于0.25mm 的CMOS 工艺设计,使用Cadence 公司工具对其进行综合,并与其它的神经网络实现手段进行比较．实验结果表 明,该处理器具有较好的通用性和实时性．     

最新ILP微处理器的设计特点及分析

文章综述了指令级并行（ILP）微处理器的特点,着重介绍了第七代X86、Itanium、E2K等ILP微处理器的体系结构和所采用的新技术,分析了它们各自的特点和问题,并对ILP微处理器的发展方向进行了探讨。     

微处理器浮点运算功能的测试方法研究

该文给出了一种微处理器浮点运算功能的测试方法,该方法的测试工作量少、测试时间短,而同时又具有较高的测试覆盖率。工程实践表明,该方法确实是一种可行的、有效的功能测试方法。     

VLIW体系中合一CACHE资源相关问题的解决方案

CACHE技术是现代计算机存储体系结构中普遍使用的一种重要技术。文章通过分析了合一CACHE和分离CACHE的特点,发现如果能解决合一CACHE中同时进行取指和存取数而引起的资源冲突问题,则能够更好地利用CACHE的功能。因此提出了一种VLIW体系中在合一CACHE的基础上增加一个填充指令BUF的方案,并从其指令界面的支持,硬件结构,和编译支持三个方面对该方案进行了阐述。并通过实例和实验数据证明它能够较有效地解决同时取指和取数的资源冲突问题。     

基于DOCSIS规范的测距机制分析与嵌入式实现

首先分析双向HFC（光纤同轴混合）网络中基于DOCSIS（电缆数据传输业务接口规范）的MAC测距机制，然后提出该网络中RTD（round trip delay）的计算方法，并提出一种CM（cable modem）初始测距的嵌入式设计实现方案，该方案己成功运用于由自主研发的物理层ASIC（专用集成电路）芯片和MAC（介质访问控制）层ARM嵌入式内核芯片组成的HDTV（高清晰度电视）双向点播平台中。测试结果表明该方案能快速精确地实现初始测距，并支持实际平台上的多种应用，表现出良好的性能和较高的可靠性。     

一种面积有效缩减的AES算法硬件实现

给出了在一种安全处理器(SSX11-140)中有效缩减AES算法硬件实现面积的设计方案。该方案对轮密钥存储、列混合变换及其逆变换等操作进行了优化处理，并在密钥扩展、加密计算及解密计算中对S-盒、列混合变换等关键计算部件进行了复用。实验结果表明，该设计在满足实际应用性能需求的同时，有效地减小了硬件实现面积，可应用于小规模体系结构中。     

嵌入式HFC透明网桥实现技术研究

在不同物理结构的网络之间互联，实现各种综合业务是网络和通信应用面对的重要课题，本文设计了一种可在HFC接入网的头端与用户端之间实现双向数字业务的嵌入式透明网桥，该桥基于DOCSIS协议的MAC层设计，有效实现通信的MAC地址动态获取、MAC帧过滤以及DOCSISMAC层数据与以太网MAC层数据的双向转发等功能．本设计已经成功用于自主开发的物理层和MAC层芯片组成的HDTV双向系统平台上，通过实际网络环境验证，本设计在HDTV双向点播、VOIP、Internet网通信等应用上表现出较高的网络适应性、稳定性和传输盾量．     

一种高可靠无线传感器网络自适应跳频算法

对于复杂恶劣环境的无线传感器网络应用,多数协议采用跳频提高网络的抗干扰能力和安全性.广泛使用的IEEE802.15.4标准在2.4GHz频段提供了16个频道,有效的支持了跳频通信的设计.但是,跳频通信的可靠性和链路的特征有着密切的关系,本文通过对复杂室内环境(工厂,实验室)无线通信特征的测试和分析发现,链路具有时变性,同时在一段相当长的时间内具有稳定性,因此本文针对复杂室内环境链路特征提出了一种自适应跳烦方法,该方法通过评估当前频道的链路质量,只在频道的链路质量超出允许范围时进行跳频.仿真和测试结果表明,相比于多数工业应用采用时隙跳频方法,自适应跳频的可靠性提高了10%～16%,是一种有效的可靠性设计方法.     

H-MVIP与ST-BUS双向通信解决方案

为满足高密度多厂商集成协议(H-MVIP)和串行电信总线(ST-BUS)在通信领域中的应用需求,提出两者之间的双向通信解决方案。采用状态机结合硬件描述语言的设计方式,在现场可编程门阵列上实现整个方案,包括同步、接收、缓存、总线生成与转换、监测等模块。实验结果证明了该方案的可行性。     

基于宏指令集的专用汇编器的研究与实现

针对将复杂算法转化为硬件电路难度很大的问题,设计一种专用汇编器,可将由宏指令组成的汇编语言自动转化为二进制代码表示的机器语言,并根据宏指令集计算机理论的系统结构,将二进制代码组织成VHDL语言描述的状态机输出,便于进一步的硬件优化设计。性能测试结果证明,该汇编器支持从汇编语言到硬件电路设计语言的自动转化,可较大地提高用硬件电路实现复杂算法的研发效率。