排序方式: 共有217条查询结果,搜索用时 31 毫秒
101.
102.
103.
通过对《小型水力发电站设计规范》GB50071—2002有关消防设计的内容进行探讨,结合国家相关现行技术规范.提出小型水力发电站在工程土建、电缆防火、灭火设施等方面进行清防设计时应注意的问题。 相似文献
104.
面向逻辑设计的SDRAM 控制器性能度量模型* 总被引:1,自引:0,他引:1
以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制 相似文献
105.
通过对忠县天然气净化厂污水处理装置自控系统设计的实例介绍,简要说明了污水处理装置自控系统的设计及相应仪表设备的选型体会;对在污水处理装置设置适宜的自控系统对工厂生产、管理等方面带来的有利影响进行了分析及描述,结合实际运行情况总结了存在的不足并提出了改进建议。 相似文献
106.
In order to eliminate the energy waste caused by the traditional static hardware multithreaded processor used in real-time em-bedded system working in the low workload situation, the energy efficiency of the hard-ware multithread is discussed and a novel dynamic multithreaded architecture is proposed. The proposed architecture saves the energy wasted by removing idle threads without manipulation on the original architecture, fulfills a seamless switching mechanism which protects active threads and avoids pipeline stall during power mode switching. The report of an implemented dynamic multithreaded processor with 45 nm process from synthesis tool indicates that the area of dynamic multithreaded architecture is only 2.27% higher than the static one in achieving dynamic power dissipation, and consumes 1.3% more power in the same peak performance. 相似文献
107.
108.
以电源网络节点之间的电气距离为基础,应用多重网格方法,提出了一种快速的电源网格分析器;设计了一个简单的限制和插值方案,速度收敛可以通过电气距离阀值和前/后段滤波迭代次数来控制。基于电源网格节点间电气距离方案的特点在于直观、简单、易于实现,实验结果较好地证明了该方法的可行性。 相似文献
109.
本文通过对协议栈的可重构性进行分析,设计并实现了一种可重构的嵌入式TCP/IP协议栈,并介绍了关键技术的实现细节。该协议栈可以根据用户需求重构为IPv4、IPv6、双栈协议栈等多种协议栈,具有良好的灵活性、可移植性。该协议栈已成功应用在嵌入式双向通信平台上,通过实际网络测试表现出良好的性能和可靠性。在主频为66MHz的ARM7CPU上运行,吞吐率可达1.5MB/s以上,目标代码大小仅为传统协议栈的30%左右,并可满足IPv4到IPv6网络过渡时期嵌入式设备的网络需求。 相似文献
110.
神经网络处理系统所能实现神经网络模型的种类越多其通用性越好,应用范围就越广泛.提出了一种神经网络并行处理器的体系结构,能以较高的并行度实现典型的前馈网络-BP网络和典型的反馈网络-Hopfield网络的算法.该处理器以SIMD(Single Instruction Multiple Data)为主要计算结构,并结合这两种网络算法的特点设计了一维脉动阵列和全联通的互连网络,能够方便灵活地实现处理单元之间的数据共享.实验结果表明该体系结构有效地提高了神经网络的运行速度. 相似文献