基于STC89C52单片机的正三棱柱翻转黑板控制系统

针对传统黑板只有单面和不能擦拭的问题,提出了一种实现黑板翻转和字迹清除功能的正三棱柱翻转黑板控制系统.以STC89C52型单片机为核心,采用了C语言编程.采用双闭环直流调速系统控制直流电动机的转速实现了黑板的翻转转速的稳定,通过采用光电编码控制了正三棱柱黑板准确翻转120°;采用滚珠丝杠传动机构实现了黑板字迹清除.研究结果表明,所采用的调速系统和定位系统提高了系统的控制精度.     

高速RS编码算法及FPGA实现

本文在分析RS编码原理的基础上,分析了多种RS编码器的实现方式及编码算法,主要研究了高速RS编码器的组成、结构与FPGA实现,设计并实现了符合DVB- C标准( 2 0 4 ,1 88) RS码编码器,给出了仿真结果,该设计结果在大容量通信系统中得到验证     

基于 Q -矩阵的LDPC码编码器设计

本文给出 Q 矩阵的定义,在此基础上提出由 Q 矩阵构造的LDPC码新码族;研究 Q 矩阵的性质,根据 Q 矩阵的性质和变化形式,提出一种构造稀疏奇偶校验矩阵 H 的算法,同时给出一种基于 Q 矩阵的LDPC码编码器设计算法.模拟仿真表明,采用和积迭代解码算法,在0.5码率,6144码长,10^-5以下误码率时, Q 矩阵LDPC码目前的最好性能达到离香农限1.5dB.本文还研究了快速搜索 Q 矩阵的算法.如果对 Q 矩阵采用离线搜索,在线存储 Q 矢量的方式,可使构造 H 矩阵的计算复杂度为零,编码器算法复杂度与编码长度N成线性关系. Q 矩阵LDPC码不同于现有其它结构LDPC码的独特之处在于,对码长和码率参数的设计具有高度灵活性,使其能与现有标准兼容.     

一种快速浮点加法器的设计与优化方法

本文提出了一种快速单精度浮点加法器的设计方法，重点介绍了该浮点加法器所采用的各种优化技术，如双数据通道划分、3级流水线结构、PN编码、简化的四舍五入模式及并行前缀加法器等，使得该浮点加法器的频率能够达到300MHz，能在高性能浮点DSP中得到很好的应用。     

高精度的深度和速度测量方法的实现

文章介绍了马丁代克的四倍频脉冲检测电路，充分利用编码器的固有分辨力，有效提高深度计数的精度。对常规速度计算方法进行分析，根据外接不同系数的编码器，提出测量时间变化的定时方法以简化乘除法运算，缩短测量时间，减少计算工作量，使计算误差为零，提高速度测量的精度。     

实时硬件系统中控制方法的研究

由于实时硬件系统的规模和复杂度不断增大，系统结构的模块化设计已成为硬件系统开发的发展趋势。研究了硬件系统中模块控制的方法和特点。结合MPEG2电视编码器中各功能模块的特点，提出了适合该硬件系统的模块控制方案，说明了控制模块的硬件设计思想和软件实现。实践证明，该方案满足系统实时性和可靠性的设计要求。     

虚拟绝对式光电编码器的设计和通信方式

介绍了虚拟绝对式光电编码器的位置检测原理以及通过外部倍频电路进一步提高其分辨力的方法,并给出了一种实用的编码器与伺服驱动器之间的串行通信协议设计。     

CPLD在雷达伺服轴角编码电路中的应用

介绍一种针对正、余弦旋转变压器—数字转换器(RDC)模块，用复杂可编程逻辑器件(CPLD)技术实现伺服轴角编码电路设计的方案。分析了轴角编码器系统中14XSZ系列旋转变压器—数字转换器的原理、轴角粗精组合原理及轴角纠错原理。详细介绍了CPLD的内部功能电路、CPLD轴角粗精组合和纠错实现电路，以及CPLD的工作时序图。提出了利用CPLD实现轴角粗精组合处理的方案，并通过了实际系统运行的考验，证明该方案可行。     

战场多时空分辨率图像采集系统研究

文章介绍了一种新型使用于战场的多时空、多分辨率图像采集系统,突破了传统的无 人机单一帧频和空间分辩的局限,采用光学编码快门、多重分时和清晰度图像采集、处理技术、计算机控制技术为一体。详细介绍了战场多时空分辨率图像采集系统的原理和依据,并指明了其良好的应用和发展前景。     

高性能乘加单元的设计

设计了一个16位的高性能乘法累加单元,该电路能在单周期同时完成有符号与无符号整数的乘加、乘减运算,并且具有饱和运算功能.乘加单元采用改进的Booth编码乘法;把补码取反后加1的运算作为一个部分积,把累加数作为一个部分积,符号扩展位缩减后得到的补偿值为常数;部分积累加部分采用4-2压缩器;进位传递加法采用Brent-Kung加法,使结构对称紧凑.乘法累加单元采用hhnec 0.25 μm工艺实现,关键路径延时为4 ns.