一种避免内存爆炸的组合电路等价性验证方法

割集在组合电路等价性验证中得到了广泛的应用,已有的方法常构造能将整个电路一分为二的割集,虽然这种割集在验证后续节点时可以重用已构建的BDD,但它的排序对大多数后续节点都很差,容易引起内存爆炸问题.本文中的割集只针对要验证等价性的某一对点,避免了上述问题.ISCAS85的实验结果表明了它的有效性.     

带有温度补偿的高稳定性低压差线性稳压器

采用高温漏电流补偿技术设计了一种工作于－40～130 ℃的高稳定性低压差（LDO）线性稳压器.通过设计一种新型的动态米勒频率补偿结构，使LDO电路的稳定性与负载电流无关，达到了高稳定性设计要求.芯片设计基于CSMC公司的0.5 μm互补金属氧化物半导体（CMOS）混合信号模型，并通过了芯片测试验证.仿真与测试结果表明，该稳压器的输出电压温度漂移系数为2×10－5/℃，负载瞬态响应的建立时间小于50 μs，输出电压跳变小于50 mV.电源抑制比在1 kHz时为－50 dB.当输出电流为150 mA时，其输入 输出压差的典型值为170 mV.     

面向嵌入式应用的内存管理单元设计

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构，其地址转译缓存(TLB)采用多级结构，包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联，查询速度快；第二级JTLB可采用多周期查询方式，易于高速综合实现.选取Mibench测试基准集中的部分典型应用，通过嵌入式片上系统(SoC)设计样例，验证了该MMU结构的应用适应性.SoC设计实验结果表明，多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中，在0.18 μm 6层金属工艺最差工作条件下，处理器的时钟频率达到230 MHz以上，面积仅增加了7.6%.     

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.     

亚100纳米级标准单元的可制造性设计

本文介绍了亚100纳米工艺可制造性验证的一组工艺仿真和错误定位技术,制定了标准单元可制造性设计(DFM,Design For Manufacturability)的流程,重点讨论了在亚100纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案.依靠以上DFM技术方法,完成了实际90nm工艺标准单元可制造性设计工作.     

一种基于运动分类的自适应去隔行算法

为实现从隔行到逐行的视频扫描格式之间的高性能转换,提出了一种新型的基于运动分类的自适应去隔行算法,主要包括5场运动检测及分类、时空权值计算、维纳中值滤波和三重中值滤波.该算法首先通过5场运动检测对待插值点进行运动分类,然后自适应地选择相应算法进行插值,从而有效地避免了插值错误,提高了重建图像的画面质量.实验表明,此算法采用峰值信噪比的客观评价标准比已有的算法平均高出2.2 dB,而且对画面的视觉感受进行主观评测,也同样获得很好的处理效果.     

高效率双通路片上电荷泵的研究与设计

针对现代系统芯片中处理器核等数字模块和模拟模块对于不同电平电源供电的需要,提出一种基于复用技术的新型双通路电荷泵实现方案.该电荷泵能同时提供具有驱动能力的升压和降压模式电压输出,且可实现可变增益组合,以便根据检测到的输入电压自动调整增益组合以提高工作效率.开关阵列和电容的复用降低了芯片和应用电路的成本.文章给出了电荷泵的拓扑结构和用于量化分析的大信号解析公式和小信号模型.电路在TSMC的0.35μm混合信号CMOS工艺下设计完成.仿真验证和流片测试的结果表明所提出的设计目标均已实现,所获结果与解析公式的计算高度一致,证明了模型以及分析方法的正确性.     

基于旁路通道的片上网络差别型服务实现方法

针对面向实时应用的片上多处理系统对片上网络提出的低延迟和低抖动通信质量要求,提出一种高效的QoS实现方法.该方法对于路由器中的旁路通道采用预先申请和动态调度机制,根据任务的通信需求和优先级制定了合理的资源分配和冲突处理规则.其中低延迟服务机制利用旁路和专用虚通道使延迟敏感消息尽快转发,低抖动服务机制利用虚通道保留技术和自适应路由算法维持突发消息的传输连续性.实验结果表明：与仅基于优先级和专用虚通道的QoS方法相比,该QoS方法使延迟敏感消息的平均延迟降低了41%,突发消息的平均延迟差异降低了39%,能为片上系统应用提供高质量的差别型服务.     

基于邻行链接访问的低功耗指令高速缓存

通过分析高速缓存访问的局部性原理,提出当前高速缓存访问行与若干紧邻行链接访问的低功耗指令缓存访问方法.该方法能够在发生相对跳转时依托于相邻行之间的访问链接信息,精确获得跳转目标行的路访问信息,减少对高速缓存标志存储器的访问,达到降低动态功耗的目的.在高速缓存行发生替换时,仅需检测并清除被替换行相邻范围内的若干缓存行的链接信息,从而实现链接关系的正确性.与基于路记忆访问的高速缓存器相比,应用该方法的高速缓存器的动态功耗可以平均减少6%.     

基于访问区域特征的高速地址翻译方法

针对系统级二进制翻译器在虚拟/物理地址转换中出现的性能瓶颈问题,提出一种基于指令、数据和堆栈等访问区域特征的快速地址转换方法.该方法在翻译态时识别不同区域的内存访问指令,并根据区域特征采取不同的优化算法,对于指令区域和数据区域采用编译时地址转换算法,对于堆栈区域采用连续页面映射算法.在开源高速指令模拟器QEMU上运行嵌入式CPU测试基准程序PowerStone.结果表明,运行态地址转换过程减少了1%~65%,运行态执行周期数减少了11%~38%.