排序方式: 共有45条查询结果,搜索用时 31 毫秒
21.
TTA-EC:一种基于传输触发体系结构的ECC整体算法处理器 总被引:1,自引:0,他引:1
以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器TTA-EC.该处理器具有如下特点:(1)利用TTA工具链,可快速开发出基于TTA-EC的完整ECC公钥系统;(2)模乘单元将以基数为处理字长的高基数Montgomery算法与行共享流水结构相结合,具有良好的可扩展性;(3)流水单元实现矢量乘操作,并同时支持GF(p)和GF(2n)双有限域;(4)通过调整总线宽度和流水单元个数,可满足不同性能/面积约束.在0.18μm 1P6M CMOS工艺下,其高性能和紧缩面积版本的规模分别为117.4K和40.6K,可分别在0.87ms和7.83ms内完成一次GF(p)或GF(2n)上的192位EC标量乘运算,峰值功耗分别为242.1mW和28.5mW. 相似文献
22.
Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明:与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。 相似文献
23.
24.
提出了一种支持子字并行的乘法器体系结构,并完成了其VLSI设计与实现。该乘法器在16 bit阵列子字并行结构的基础上,扩展了有符号与无符号之间的混合操作,采用多周期合并技术,实现了32 bit宽度的子字并行,并支持子字模式的乘累加,同时采用流水线设计技术,能够在单周期内完成4个8×8、2个16×16或1个32×16的有符号/无符号乘法操作。0.18 μm的标准单元库的实现表明该乘法器既能减小面积又能提高主频,是硬件消耗和运算性能的较好折衷,非常适用于多媒体微处理器的设计。 相似文献
25.
在基于层次平台的SoC设计方法学基础上,文中提出了安全SoC设计关键技术,主要包括基于可信计算体系结构的安全SoC层次化设计平台、在安全SoC设计中引入独立的安全约束及安全约束映射技术以及安全验证技术。从软件攻击、旁路攻击和物理攻击等角度,定义安全约束并验证防护技术的有效性。文中给出的安全SoC设计技术不仅可以充分重用已有的设计资源,也可充分利用现有的层次平台设计技术及相关辅助设计工具。 相似文献
26.
27.
在信息安全领域中,公钥密码算法具有广泛的应用.模乘、模加(减)为公钥密码算法的关键操作,出于性能上的考虑,往往以协处理器的方式来实现这些操作.针对公钥密码算法的运算特点,本文提出了一种可扩展公钥密码协处理器体系结构以及软硬件协同流水工作方式,并且改进了模加(减)操作的实现方法,可以有效支持公钥密码算法.同时,该协处理器体系结构也可根据不同的硬件复杂度及性能设计折衷要求,进行灵活扩展. 相似文献
28.
本文首先阐述了DRM发射端的系统结构,根据发射端的系统结构标准,利用软件无线电技术在计算机中实现了DRM接收系统,并给出了一种通用的软件设计框架;最后给出了所实现的DRM软件接收系统的性能评测结果。 相似文献
29.
30.
一种抗DPA及HO-DPA攻击的AES算法实现技术 总被引:2,自引:0,他引:2
对Akkar提出的基于随机掩码的AES(Advanced Encryption Standard)算法实现技术进行了安全性分析,指出了可行的DPA(differential power analysis)及HO-DPA(high order DPA)攻击.在此基础上,提出了AES算法的一种改进实现技术,其核心是用不同的随机量对密码运算过程中的中间结果进行掩码,以消除AES算法实现中可被功耗攻击的漏洞.在各随机量相互独立且服从均匀分布的前提下,进一步证明了改进的实现技术能够有效抗DPA及HO-DPA攻击;给出了改进实现中所需的大量随机量的产生技术.与其他典型防护技术相比,改进的AES算法实现以一定的芯片面积开销获得了高安全性. 相似文献