基于数字可驯钟中伪码产生器的FPGA设计

针利用伪随机码良好的自相关特性,将两路伪码进行相关得到相关值,通过对相关值的计算得到高分辨率的相位差信息.因此,伪随机码可以用于时延的高精度测量.本文在数字可驯钟系统的鉴相器设计中,利用伪码的自相关特性来测量时延,得到了较好的测量结果,并给出了伪码产生器的FPGA实现.     

FPGA的数字鉴相器在相位测距系统中的研究

主要介绍了在矿井提升机红外激光位置跟踪系统中一种新型数字鉴相器的研究方法,该方法是基于FPGA器件运用FFT算法完成的。阐述了在实时高速测量场合运用FPGA器件独特的优势,并给出这种新型数字鉴相器的基本原理和具体实现过程,具有很高的应用价值。     

相位比较法测频原理及误差分析

介绍了相位比较法测量频率准确度及稳定度、日波动的方法 ,分析了不同扰动下的比相状态 ,并对比相系统的主要误差因素进行了分析     

集成锁相环CD4046性能分析

本文分析了由CD4046的PDⅡ、VCO及外加一阶、二阶LF组成的锁相环的数学模型及性能,给出环路性能参数ζ、ω_n的实测结果。     

一种DRFM信号相参性检测方法的改进

分析影响DRFM输出信号相参性的因素 ,指出《DRFM相参复制能力及其检测方法》一文关于信号相参性时域检测方法的缺陷 ,并介绍一种新的相干检测法。     

微波鉴相器的鉴相误差分析

分析了微波鉴相器的鉴相原理,并用散射矩阵的方法分析了微波鉴相器的鉴相误差与微波相关器的幅度、相位及检波器的检波系数之间的关系,给出误差函数及图表,明确了鉴相误差与鉴相角相关这一事实.     

一种新型数字鉴频／鉴相器的设计

介绍了一种数字鉴频／鉴相器的逻辑设计、电路设计、版图设计和工艺制作技术，设计的电路工作频率为８ＭＨｚ，鉴相灵敏度为０．１２Ｖ／ｒａｄ，鉴相范围达±２π。该电路具有可靠性好、稳定度高等特点，可广泛应用于数字锁相环电路中。     

改善SXB—1摄像机外同步性能的方法

提出了用变换鉴相器电路来改善ＳＸＢ－１摄像机外同步性能的方法，使它能应用于电视制作系统，并对其实际电路进行了详细的分析。     

一种全速率线性25Gb/s时钟数据恢复电路

面向高速光通信系统的应用,提出了一种全速率线性25Gb/s时钟数据恢复电路(Clock and Data Recovery Circuit,CDRC)。CDRC采用了混频器型线性鉴相器和自动锁频技术来实现全速率时钟提取和数据恢复。在设计中没有使用外部参考时钟。基于45nm CMOS工艺,该CDR电路从版图后仿真结果得到:恢复25Gb/s数据眼图的差分电压峰峰值V_pp和抖动峰峰值分别为1.3V和2.93ps;输出25GHz时钟的差分电压峰峰值V_pp和抖动峰峰值分别为1V和2.51ps,相位噪声为-93.6dBc/Hz@1MHz。该芯片面积为1.18×1.07mm²,在1V的电源电压下功耗为51.36mW。     

均匀圆阵下微波光子鉴相相关干涉仪测向算法

为实现高频段微波信号的精确测向,提出了一种基于微波光子鉴相器的均匀圆阵相关干涉仪测向算法。为克服传统的电域鉴相器工作频段低、带宽窄的缺点,利用微波光子技术高频段、大带宽、低损耗和抗电磁干扰的优点,基于双偏振调制器设计一种微波光子鉴相器,利用光干涉将相位差信息映射为光信号功率,通过测量功率计算出相位差。该微波光子鉴相器精度高,能实现±180°的相位差测定,鉴相精度为±2°。利用余弦函数克服了传统相关干涉仪存在的相位模糊问题。同时,为确保算法的实时性,测向算法需选取适当的步进角度。为克服步进角度引入的测向误差,利用二维抛物面进行拟合插值运算,从而提高算法的精确度。最后,通过仿真验证了微波光子鉴相器和相关干涉仪测向算法的有效性。