实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.     

并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

基于时频域检测方法的信号处理系统设计与实现

为解决宽带数字接收机所接收信号参数的高速提取,利用4片现场可编程阵列(FPGA)、分布式多总线并行流水方式完成信号的FFT运算、频域的载频信号参数的提取、IFFT运算及在时域中对脉冲参数的提取.利用有限状态机的方式完成了CPCI总线的PCI局部端接口时序编写及信号处理系统工作状态的控制和转换.用8片244芯片完成了用普通SRAM作类似双口RAM的设计.该项目已通过验收,可应用于实际工程.     

一种新的连通域标记算法

提出一种新的连通域标记算法.与其它适合硬件实现的算法相比,增加了虚警剔除部分,并将一维数组和游程码的结构结合成二维数组的形式进行操作,使新算法在速度、资源占用率、性能上更有优势.算法的Matlab和现场可编程门阵列(FPGA)仿真结果表明,新算法可以完备记录标记和参数信息;应用于要求快速得到准确参数信息的工程时,相比较其他算法,时间减少约50%,且控制逻辑的复杂性减小.     

合成孔径雷达定点CS算法量化噪声分析

为了实现星载合成孔径雷达(synthetic apertureradar,SAR)成像处理器小型化和实时信号处理,该文重点研究定点运算和有限字长存储引入的量化噪声。根据chirpscaling (CS)成像算法,建立了CS算法定点运算的量化误差模型,分析了处理流程中的量化噪声,推导了系统输出噪信比与系统字长、FFT长度等参数之间的关系。采用不同系统字长对Radarsat-I数据成像,图像质量分析与所述理论一致,结果表明:通过计算处理流程的噪信比,可实现定点SAR成像处理器系统字长等关键参数的设计。     

一种结合边缘区域和互相关的图像配准方法

针对灰度差异较大的红外图像和可见光图像,提出了一种基于互相关系数和Canny边缘区域相结合的配准算法,以改进的互相关系数作为相似性度量函数,只提取图像的边缘及其附近的区域,剔除其他互相关性低的部分,采用粒子群优化算法搜索使得度量函数达到最值时的空间变换参数的值.实验结果表明,克服了红外和可见光图像相关性较差的缺点,能够避免由灰度差异带来的多源图像配准不精确的情况,可以实现红外和可见光的配准,并且能够保证误差在较小的范围之内.      

改进的脉冲雷达信号加窗DFT频谱校正算法

为了减少加窗效应对基于离散傅里叶变换(DFT)频谱分析的测频算法产生的不良影响,推导了不同K值下,广义余弦类窗函数的频谱及幅度比值法插值校正公式.针对脉冲雷达信号DFT频谱校正问题,提出一种改进的Sinc窗函数.仿真结果表明,通过选择最优插值窗函数,可减少窗口效应并简化插值校正算法;该算法符合基于大点数DFT的脉冲雷达信号数字接收机的实际应用.     

RTV涂料在断路器均压电容器高压介损测量试验中的作用与影响

随着电网电压等级的提高,出现越来越多断路器电容器现场试验介损超标,而返厂后厂内试验却又合格的现象。为了节省不必要更换电容器所造成的人力、物力损耗,南方电网超高压输电公司对柳州局所管辖变电站的断路器开关采用高压介损测量方法,且外接标准电容器,对相关断路器并联电容器采取变频测量,以达到准确测量断路器并联电容器介损值的目的。试验中,部分断路器表面涂有RTV材料,部分未涂RTV材料,针对同一灭弧介质的断路器在以上两者区别条件下的测量值不同,分析了RTV材料在高压介损试验中的作用与影响。     

北斗B1频点公开服务信号调制方式研究

在全球卫星导航系统中B1/L1频点（1575.42MHz）是互操作频点,GPS和Galileo系统在此频点设计了L1C和E1OS信号.在北斗导航系统第三阶段信号初步方案中在此频点的公开信号B1C设计为具有导频和数据通道的MBOC（6,1,1/11）（Multiplexed Binary Offset Carrier,简称为MBOC）调制方式,与L1C和E1OS具有互操作性,但是其兼容性、实现方式、导航性能还有待进一步研究.为此本文讨论了北斗B1C信号的设计原则,进而提出一种通道间复合的二进制码符号（Binary Coded Symbol,简称为BCS）调制方式（Composite Binary Coded Symbols between Channels,简称为CBCSC）.给出了一种具有良好性质的BCS调制码形,对比分析在此BCS调制基础上设计的CBCSC调制方案和MBOC的性能.根据分析得出的结论为CBCSC调制方式在兼容性、接收性能、实现复杂度等方面优于MBOC调制.     

一种高性能32位浮点乘法器的ASIC设计

介绍了一种32位浮点乘法器的ASIC设计。通过采用改进Booth编码的树状4:2列压缩结构,提高了乘法器的速度,降低了系统的功耗,且结构更规则,易于VLSI实现。整个设计采用VerilogHDL语言结构级描述,用TSMC0.25标准单元库进行逻辑综合。采用三级流水技术,完成一次32位浮点乘法的时间为28.98ns,系统的时钟频率可达103.52MHz。