一种适用于IEEE802.15.4协议的带频率调谐的伪差分Gm-C复数滤波器

本文针对IEEE802.15.4协议的低中频接收机,提出一种CMOS Gm-C复数滤波器。该滤波器采用具有可重构共模反馈和共模前馈功能的伪差分OTA结构。文章还提出一种基于松弛振荡器的频率调谐方法,并对OTA的非线性和频率调谐方法进行了详细分析,分析及测试结果均表明该滤波器能够实现精确调谐的功能。芯片采用标准0.35μm CMOS工艺制作,测试结果显示,滤波器消耗电流2.1mA,带内群延时波动小于0.16μs,2MHz频偏处IRR大于28dB,可以满足IEEE802.15.4协议的要求。     

一种用于RFID读写器的高集成CMOS功率放大器的设计与分析

To implement a fully-integrated on-chip CMOS power amplifier（PA） for RFID readers,the resonant frequency of each matching network is derived in detail.The highlight of the design is the adoption of a bonding wire as the output-stage inductor.Compared with the on-chip inductors in a CMOS process,the merit of the bondwire inductor is its high quality factor,leading to a higher output power and efficiency.The disadvantage of the bondwire inductor is that it is hard to control.A highly integrated class-E PA is implemented with 0.18-μm CMOS process.It can provide a maximum output power of 20 dBm and a 1 dB output power of 14.5 dBm.The maximum power-added efficiency（PAE） is 32.1%.Also,the spectral performance of the PA is analyzed for the specified RFID protocol.     

基于模拟总线接收端的CMOS增益可编程LNA

面向模拟总线接收器应用,设计实现了一款CMOS增益可编程低噪声放大器(LNA)。内置高/中/低增益3个信号放大通路,以满足不同信号幅度情况下的模拟总线接收时的噪声、线性度与输入阻抗等性能需求。提出电容补偿漏电流方法提高高增益信号通路放大器的输入阻抗,同时采用带宽拓展负载方法降低信号相移,解决放大器相移造成电流补偿能力降低的问题。中/低增益信号通路放大器采用差分多门控晶体管(DMGTR)和负反馈技术提高放大器线性度。放大器基于0.18 μm CMOS工艺设计,在1~33 MHz频段,增益范围为-14.3~25 dB,输入阻抗大于2.4 kΩ,输入三阶交调点(IIP3)为-1.6 dBm(最大为20.7 dBm),在25 dB增益下等效输入噪声为1.79 nV·Hz-1/2@1 MHz-0.87 nV·Hz-1/2@33 MHz,1.8 V电源电压下工作电流为6.5 mA。     

一种用于生命体征监测的带宽可重构脉冲超宽带雷达发射机电路

非接触式生命体征检测是当前医疗雷达的研究热点之一.为了分析脉冲超宽带雷达系统应用于生命体征监测的影响因素,通过理论分析,推导了脉冲超宽带雷达用于生命体征监测的Cram-er-Rao下限公式,并推导出通过调节脉冲重复频率、带宽和信噪比可以调整超宽带雷达系统的测量精度.基于分析结果提出一种适用于体征监测的脉冲超宽带雷达发射...     

CMOS功率放大器在射频识别技术中的应用概述

针对国内外射频识别技术的迅猛发展,结合射频识别技术的应用背景,阐述了读写器中最大的耗能器件—功率放大器的研究现状;指出CMOS工艺应用于功率放大器设计的局限性和可行性;最后,探讨了将CMOS功率放大器应用于射频识别技术的主要研究方向。     

基于FPGA和ASIC实现的不同路由器结构的MPSoC比较

随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSoC性能的影响。对于采用低延迟优化设计的路由器,通过ModelSim仿真得到数据帧的最优传输延迟减少了6倍。同时,分别完成了该MPSoC的FPGA和ASIC实现,基于实现结果定量分析了在0.13 μm工艺尺寸下2种实现方式的面积和延时差距。结果表明,FPGA实现与ASIC实现的面积比率大约为29~33:1,延时比率大约为4.5~7.5:1。     

纳豆激酶研究进展及其应用

本文概括了纳豆激酶的基本性质,论述了溶血栓的作用机制包括直接溶栓作用;刺激血管内皮细胞产生t-PA;激活体内尿激酶原转变为尿激酶;通过降解和失活纤溶酶原激活剂的抑制剂来调控纤溶作用.此外还介绍了该酶的降血压作用,使用的安全性和有效性以及国内外纳豆激酶相关产品的开发状况和市场情况.     

CMOS图像传感器的四通道扩展计数ADC设计

面向科研领域应用的CMOS图像传感器,需要具有低噪声、高动态范围和高灰度分辨率的特点.本文分析了多通道扩展计数ADC结构的性能,提出了一种基于相关多采样技术(Correlated Multiple Sampling, CMS)的15位四通道扩展计数ADC.该ADC的4个并行输入通道采用增量型ADC,第二级采用1个循环型...