全文获取类型
收费全文 | 236篇 |
免费 | 28篇 |
国内免费 | 68篇 |
学科分类
工业技术 | 332篇 |
出版年
2024年 | 2篇 |
2023年 | 4篇 |
2022年 | 5篇 |
2021年 | 2篇 |
2020年 | 2篇 |
2019年 | 2篇 |
2018年 | 20篇 |
2017年 | 7篇 |
2016年 | 4篇 |
2015年 | 7篇 |
2014年 | 12篇 |
2013年 | 12篇 |
2012年 | 17篇 |
2011年 | 29篇 |
2010年 | 32篇 |
2009年 | 32篇 |
2008年 | 23篇 |
2007年 | 29篇 |
2006年 | 18篇 |
2005年 | 27篇 |
2004年 | 6篇 |
2003年 | 10篇 |
2002年 | 10篇 |
2001年 | 4篇 |
2000年 | 4篇 |
1999年 | 2篇 |
1997年 | 1篇 |
1995年 | 1篇 |
1993年 | 2篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1989年 | 1篇 |
1986年 | 2篇 |
1985年 | 1篇 |
排序方式: 共有332条查询结果,搜索用时 15 毫秒
121.
当MOS集成电路进入纳米特征尺寸,随机掺杂波动对集成电路性能至关重要,因此实现适应纳米工艺的MOSFET电流失配模型以早期预测器件性能显得十分迫切。本文研究了随机掺杂波动引起的阈值电压和有效迁移率变化的表达式,并应用一个经过改进的适用于65纳米工艺ALPHA律平均电流模型,通过HSPICE仿真的数据拟合并提取相关工艺参数,应用偏离传递公式实现了随机掺杂波动引起的MOSFET漏电流失配模型。在测试条件下,该失配模型计算的标准差与HSPICE的100次蒙特-卡罗仿真结果相比显示相对误差平均值为0.24%,相对标准差为0.22%。表明该失配模型有效分析了随机掺杂波动引起的物理传导机制,简单又能保证精度。 相似文献
122.
This paper investigates the effect of a non-uniform gate-finger spacing layout structure on the avalanche breakdown performance of RF CMOS technology.Compared with a standard multi-finger device with uniform gate-finger spacing,a device with non-uniform gate-finger spacing represents an improvement of 8.5%for the drain-source breakdown voltage(BVds) and of 20%for the thermally-related drain conductance.A novel compact model is proposed to accurately predict the variation of B Vds with the total area of devices,which is dependent on the different finger spacing sizes.The model is verified and validated by the excellent match between the measured and simulated avalanche breakdown characteristics for a set of uniform and non-uniform gate-finger spacing arranged nMOSFETs. 相似文献
123.
被动和主动隔振各有优势,主被动联合隔振是隔振研究的方向。针对船舰、高层建筑等柔性基础结构的振动隔离问题,以传递到柔性基础的功率流为目标函数,运用子结构导纳综合法推求主被动隔振的功率流传递控制式,对结构进行优化设计。探讨了两种主被动联合隔振的控制策略,最后通过模拟系统的数值例子得出了几个结论。 相似文献
124.
125.
126.
127.
铝合金拥有良好的抗腐蚀性、高模量、高强度,是现代动车车身的主要应用材料,但传统的焊接工艺条件限制了应用范畴,而激光焊和搅拌摩擦焊接技术在技术、效率和性能上存在明显优势,是化解上述问题的关键,本文将以其技术原理为切入点,来阐释其在动车组铝合金车体焊接中的应用性。 相似文献
128.
129.
130.
A novel double-πequivalent circuit model for on-chip spiral inductors is presented.A hierarchical structure, similar to that of MOS models is introduced.This enables a strict partition of the geometry scaling in the global model and the model equations in the local model.The major parasitic effects,including the skin effect,the proximity effect,the inductive and capacitive loss in the substrate,and the distributed effect,are analytically calculated with geometric and process parameters in the local-level.As accurate values of the layout and process parameters are difficult to obtain,a set of model parameters is introduced to correct the errors caused by using these given inaccurate layout and process parameters at the local level.Scaling rules are defined to enable the formation of models that describe the behavior of the inductors of a variety of geometric dimensions.A series of asymmetric inductors with different geometries are fabricated on a standard 0.18-μm SiGe BiCMOS process with 100Ω/cm substrate resistivity to verify the proposed model.Excellent agreement has been obtained between the measured results and the proposed model over a wide frequency range. 相似文献