基于ZigBee的集中式无线定位系统设计

提出了一种采用集中式处理方式的ZigBee无线传感网络定位系统.该定位系统由网关节点、参考节点、子网关(增强型参考节点)、移动终端节点和PC服务器组成,可实现实时定位、终端报警等功能,具有实时性高、能耗低等优点.为了克服复杂环境和地域范围对ZigBee无线网络覆盖的制约,将整个无线网络分割成多个子网,并与传统的TCP/IP协议通信实现融合.该无线定位系统辅以相应传感器可同时用于数据采集和监控等应用.     

缺陷浓度对非晶硅薄膜太阳电池性能的影响

利用一维微光电子结构分析工具AMPS-1D（Analysis of Microelectronic and Photonic Structures-1D）研究了一种PIN结构的非晶硅基薄膜太阳电池的电流一电压特性。通过系统分析不同缺陷浓度对太阳电池光电特性的影响,探索了在不致严重影响器件性能情况下可容许的最高缺陷浓度。模拟结果表明,若半导体膜足够薄,在带边附近有很高的吸收系数,且具有满足一定条件的迁移率,则可使用含有相当高缺陷浓度（10^16～10^17cm^-3数量级）的非晶硅基薄膜制造出性能良好的太阳电池．     

用于MEMS传感器的三阶∑-△调制器设计

提出一种基于CIFB结构的新型三阶2-1级联∑-△调制器,设计了各级参数和数字校正电路,分析了积分器运算放大器的压摆率对信号带宽的影响;利用Matlab Simulink,对该调制器进行行为级仿真.在过采样率为128、输入信号带宽为50 kHz时,可达到93.8 dB的信噪比和15.30住的精度.该结构具有输入信号低失真的优点,可用于MEMS传感器的数据处理电路.     

DVB中高效BCH解码器的ASIC实现

介绍了数字电视广播(DVB)系统中BCH(762,752)解码器的设计及ASIC实现,提出了一种高效多功能的解码方法,并在XILINX公司的Viaex4器件上实现了验证.BCH解码器的系统级利用算法仿真对解码器作性能评估:采用VerilogHDL描述其硬件功能,对RTL级进行仿真、测试、一致性验证、综合和优化,解决了多时钟、亚稳态、毛刺以及测试覆盖率不全的问题.     

单个ZigBee 网络的多网关系统

单个ZigBee网络往往只有一个网关．单网关系统可能存在一些问题,如大数据量造成网络延时,网关节点坏掉使整个网络瘫痪等．为解决这些问题,提出了一种在单个ZigBee网络中设置多个网关的设计方法．将网络中所有传给单个网关的数据分成几部分分别传送给多个网关,各网关将数据进行转换后传输到以太网,PC端服务器通过TCP／IP协议汇总网关数据后集中处理．介绍了多网关系统的组成和工作原理,完成了系统软硬件设计,并详细描述了路由对最佳网关的选择过程,最后对系统进行了测试．测试结果表明,该多网关系统运行稳定,能有效弥补单网关ZigBee网络的不足．     

单电子晶体管用于电荷检测的研究

单电子晶体管可用作超灵敏电荷计进行高灵敏电荷检测。首先建立了单电子晶体管电荷检测的电路模型,阐释了其电荷检测机制;然后利用COMSOL和MATLAB软件对检测过程进行了模拟研究,分析了不同电荷量和检测距离时单电子晶体管库仑岛的电势,并研究了电荷量、检测距离及电荷间静电耦合对单电子晶体管电导的影响。结果表明,单电子晶体管电荷检测时工作点和检测距离决定其电荷检测的量程,最佳检测距离应设置在电导-距离曲线的斜率最大处。     

基于VMT的USB2.0功能验证平台的设计与实现

针对大规模混合SoC功能验证速度慢的问题,在基于USB 2.0数据传输的SoC设计基础上,提出了一种能快速验证USB 2.0协议的功能验证平台。使用验证模型技术,通过硬件描述语言搭建了完整的协议验证平台,包括Vera语言编写的主机VIP、用Verilog语言编写的数字化USB收发器、串行接口引擎、端点缓存器、增强型8051核和外部程序存储器。完成了对USB 2.0底层协议的功能验证,包括高速握手协议、高速/全速设备枚举及高速/全速设备数据传输,实验仿真结果与USB 2.0协议规范完全符合。该平台能降低对USB 2.0接口进行功能协议一致性验证的难度,并有助于缩短大规模数模混合SoC的开发周期。     

短沟道双栅MOSFET的亚阈值特性分析

基于泊松方程和拉普拉斯方程,结合双栅MOSFET的边界条件,采用牛顿-拉夫逊迭代法推导了双栅MOSFET亚阈值区全沟道的电势解析解。在亚阈值区电流密度方程的基础上,提出了双栅MOSFET的一个亚阈值电流模型,并获得了亚阈值摆幅的解析公式。通过对物理模型和数值模拟结果进行比较,发现在不同的器件结构参数下,亚阈值摆幅之间的误差均小于5%。     

双栅掺杂隔离肖特基MOSFET的解析模型

通过考虑肖特基势垒降低效应求解三段连续的二维泊松方程,建立了双栅掺杂隔离肖特基MOSFET亚阈值区全沟道连续的电势模型。在该电势模型的基础上,推导了阈值电压模型和漏致势垒降低效应的表达式;研究了掺杂隔离区域不同掺杂浓度下的沟道电势分布,分析了沟道长度和厚度对短沟道效应的影响。结果表明,掺杂隔离区域能改善肖特基MOSFET的电学特性;对于短沟道双栅掺杂隔离肖特基MOSFET,适当减小沟道宽度能有效抑制短沟道效应。     

LDMOS器件软失效分析及优化设计

横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。