关于JAVA语言内存泄漏问题的探讨

随着越来越多的服务器程序采用Java技术，例如电信网管系统，服务器程序往往长期运行，因此Iava的内存泄漏问题不客忽视。否则即使有少量泄漏，长期运行之后，系统将会面临崩溃的危险。文章通过分析Java内存回收机制的原理和内存泄漏的原因．提出了预防和检测内存泄漏的办法。     

Java内存泄露问题及对策

越来越多的企业级应用系统采用Java开发,这些系统往往长时间运行,哪怕是很小量的内存泄露也有可能导致系统的崩溃,因此内存泄露的问题不容忽视。本文详细分析了Java系统产生内存泄露的原因和表现形式,并提出了预防和解决方法。     

关于JAVA语言内存泄漏问题的探讨

随着越来越多的服务器程序采用Java技术,例如电信网管系统,服务器程序往往长期运行,因此Java的内存泄漏问题不容忽视。否则即使有少量泄漏,长期运行之后,系统将会面临崩溃的危险。文章通过分析Java内存回收机制的原理和内存泄漏的原因,提出了预防和检测内存泄漏的办法。     

Berkeley DB Java Edition数据结构的研究与应用

研究了Berkeley DB Java Edition的数据存储结构.通过分析日志文件中日志记录类型的数据格式,推导出JE树中各种节点包含的字段、类型以及含义;通过分析JE的恢复过程得出JE的B+树在内存中重建的过程;并分析了JE树及其各种节点占用内存的情况,为硬件资源受限设备上的数据库引擎的应用提供了技术条件.同时介绍了基于JE的移动支付系统的设计,该系统中服务器端数据库的数据文件结构在JE数据结构的基础上进行了适当的修改,使其更适合于该系统,同时验证了B+树占用内存的情况.     

Java虚拟机的硬件实现研究

Java语言的平台无关性使其正在进入嵌入式系统领域，但Java的性能问题一直是Java应用关注的焦点。JIT技术的运用在一定程度上提高了Java的执行速度，但在对实时性要求高和存储受限的嵌入式等系统的运用中仍然难以满足其要求。文章提出了一种基于硬件的解决方法——Java处理器，它能直接执行Java字节码，从而提高Java的性能，以用于实时及嵌入式系统。     

Java垃圾收集机制及性能调节

Java技术通过自动的垃圾收集来管理内存的回收，降低了编写代码的复杂程度，减小了系统中潜在的不安全因素。针对众多开发人员在实际应用中未能充分发挥垃圾收集机制优势的情况，基于对Java虚拟机中垃圾收集机制及其实现的分析，提出了在具体应用中对垃圾收集算法进行选择和对Java虚拟机相关参数进行调节的方法。实验表明，该方法使得垃圾收集对系统性能的负面影响最小化，从而提高了系统的性能和效率。对开发人员具有一定的参考价值。     

Java程序内存行为研究

Java程序内存行为研究是对Java平台存储管理系统进行能耗优化的首要工作.测试了大量典型Java应用程序的内存行为数据,通过对数据的分析发现Java程序的内存分配模式和内存使用轨迹存在明显的规律.最终得出了Java程序内存行为具有阶段性、周期性和平稳性等结论,这些规律对于Java虚拟机优化垃圾收集和Java程序的能耗优化有着重要的指导意义.     

基于Java存储机制的应用研究

内存是影响系统性能的关键因素之一。通过分析JVM存储架构以及数据对象在Java存储空间的实际分配机制,提出利用最佳编程方式及优化内存来改善内存效率、提高系统性能的方法,并以实例说明存储管理机制在Java应用程序中的具体实现。     

基于Java存储机制的应用研究

内存是影响系统性能的关键因素之一。通过分析JVM存储架构以及数据对象在Java存储空间的实际分配机制,提出利用最佳编程方式及优化内存来改善内存效率、提高系统性能的方法,并以实例说明存储管理机制在Java应用程序中的具体实现。     

JAVA系统中内存泄漏测试方法的研究

稳定性是衡量软件系统质量的重要指标,内存泄漏是破坏系统稳定性的重要因素。由于采用垃圾回收机制,Java语言的内存泄漏的模式与C 等语言相比有很大的不同。全文通过与C 中的内存泄漏问题进行对比,讲述了Java内存泄漏的基本原理,以及如何借助Optimizeitprofiler工具来测试内存泄漏和分析内存泄漏的原因,在实践中证明这是一套行之有效的方法。     

新型存储控制器的研究设计

随着存储器的不断发展及系统功能的不断增强，系统对存储控制器提出了更高的要求。为此，需要开发成本低、效率高、应用广泛的新型存储器控制器。本新型存储控制器是基于FPGA的设计方案采用自顶向下（TOP-DOWN）的设计思想，遵循FPGA的设计流程实现的。新型存储控制器设计了3类接口：存储器接口、MPU／MCU接口、USB接口。存储控制器通过存储器接口来控制存储器；MPU／MCU接口可以控制存储器接口和存储控制器的状态；USB接口可以连接PC和带有USB接口的设备。此新型存储控制器可用于工业、PC、数字设备、信息家电等多个领域，有广泛的技术性和实用性。     

由隐性记忆引导的交互设计研究

认知心理学介入到交互设计领域受到越来越多学者的关注,但是关于无意识的隐性记忆的介入却甚少被提及。,文章从隐性记忆的特征、隐性记忆介入交互设计的价值以及隐性记忆引导交互设计的应用三方面进行研究和探索,通过对目标群体用户隐性记忆的普遍性研究,找到更高效的设计来提高用户体验。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

基于反射内存网络的实时测试系统设计与实现

现代测试系统中,怎样保证各个模块之间的同步以及测量的实时性是一个非常重要的课题,反射内存网络因为内在的延迟确定、延迟时间短、支持跨平台等特点在实时系统中得到了广泛的应用;一种基于反射内存网络的实时测试系统设计方案被提出,该设计利用MPC8270将通用PMC反射内存卡的数据转换为VXI总线格式数据;该设计还可以使反射内存数据转换为任意格式数据,有很强的通用性;实际测试表明,该方案设计达到了实时性要求.     

Simulation of safety-critical,real-time Java: A case study of dynamic analysis of scoped memory consumption

For critical, real-time applications, scoped memory management in Real-Time Specification for Java (RTSJ) achieves a level of predictability not found in applications that use garbage collection techniques. However, a scoped memory model creates new challenges for developers. First, the reference rules between scopes constrain the design of the application’s memory model. Second, there is no abstract model for scoped memory that can be applied to different applications. Third, deciding on the appropriate number of scopes and which objects or threads should be allocated into those scopes are not straightforward tasks and require tools to assist. This paper presents a simulation of a railway control system executed on the Sun RTS2.2 virtual machine; it illustrates how simulation of critical safety real-time applications in Java can be used to investigate the implementation of possible scoped memory design models and their memory consumption in multi-threaded environments. The simulation demonstrates that a developer is able to compare and choose the most appropriate scoped memory design model that achieves the least memory footprint. Results showed that the memory design model with a higher number of scopes achieved the least memory footprint. However, the number of scopes per se does not always indicate a satisfactory memory footprint; choosing the right objects/threads to be allocated into scopes is an important factor to be considered.     

一种通用的嵌入式操作系统内存保护设计

详细介绍了一种基于分页机制的嵌入式操作系统内存保护技术,主要对应用程序和操作系统内核的域进行保护,该设计简单,且具有通用性,能适用不同体系结构的CPU,也能在现有操作系统中使用,最后用示例简单介绍了移植方法。     

嵌入式SD卡存储器的设计

介绍了由ARM芯片LM3S615与SD卡构成的SD卡存储器的设计。讨论了系统的硬件设计及包括驱动程序与应用程序的软件设计,实现了FAT16文件系统下的数据存储功能。该存储器具有较高的传输速度,能实现可靠的数据存储,已运用在大地电磁接收机、质子磁力仪等野外地质仪器的设计中。     

The episodal associative memory: Managing manufacturing information on the basis of similarity and associativity

In this paper we report on continuing research on the organization and functionalities of a certain type of computer-implemented associative memory. The associative memory in question is being created to serve as part of a feature-based design system, at present to be used primarily in support of the design, fabrication planning, or inspection planning of discrete mechanical machine parts. This present effort is consonant with prior related work in the realm of case-based reasoning, especially as related to the role of memory in design. Our associative memory innovations are in the use of fuzzy sets and neural net computing in the representation, storage and retrieval of design, fabrication, inspection and materials knowledge. We have designed and implemented a considerable portion of the associative memory and have demonstrated retrieval of previous designs on the basis of qualitative geometry. We have also demonstrated ability to explore materials composition with the objective of meeting critical materials properties constraints.     

网络处理器设计中的存储瓶颈问题

网络处理器设计中的存储瓶颈问题是指网络处理进行FIB(forwarding information base)查表、QoS调度、计数器管理等操作对外部控制存储器访问的延时与网络处理性能难以匹配的问题.目前网络处理器设计采用并行处理的方法隐藏访存延时,但由于设计复杂性和功耗问题,大规模并行技术难以在40Gbps以上的网络处理中继续应用.对当前网络处理器中存储瓶颈问题及其解决方法进行研究,指出其局限性,并针对未来更高性能网络处理,如100Gbps接口网络处理的设计提出了一种新的网络处理模型.     

基于i860的存储器子系统设计

微处理机系统中的存储器子系统设计对整个系统性能的高低有重要的影响，尤其当微处理器的主频越来越高时。本文结合实际例子，给出了一个基于ｉ８６０处理器（４０ＭＨｚ）的主存设计方案，讨论了实际中需仔细考虑的因素。该设计可为其它高性能ＲＩＳＣ系统设计提供参考。