基于FPGA存储阵列的优化设计与实现

在雷达、通信、电子对抗等数据存储应用领域，为满足大容量SATA固态盘存储阵列的持续稳定高速写盘要求，设计了一种基于FPGA的RAID0存储阵列系统。该系统以FPGA作为数据处理核心芯片，实现了数据接收、数据缓存、数据传输、数据存储等功能。根据SATA固态盘垃圾回收的特性，设计并优化逻辑功能模块。经反复测试验证，16路SATA固态盘存储容量达32 TB，写入带宽高达5.5 GB/s，在工业温度环境下能长时间稳定工作。     

无人驾驶车载雷达信号处理器设计

基于FPGA设计了一种无人驾驶车载雷达信号处理器，其原理采用脉冲压缩体制，硬件电路采用FPGA和DSP芯片进行设计，软件可实现时序控制、数据组包、接收指令译码并发送控制指令和DDC等功能。经测试，该雷达信号处理器可实现高速采集和处理1 GB带宽雷达信号，同时性能稳定、性价比高、更新升级便捷。因此，该雷达信号处理器可广泛应用于无人驾驶车载雷达设备中。     

雷达多目标模拟器DRFM单元设计

研究了辐射式雷达多目标模拟测试系统中,数字射频存储(DRFM)单元的设计问题,首先根据辐射式雷达多目标模拟测试系统的设计要求,提出一种基于高性能FPGA和软件无线电(SDR)技术的数字射频存储单元设计方法;然后着重阐述了数字射频存储单元的设计思路,给出了原理样机的设计方案,并对系统中雷达模拟目标的距离误差进行了理论分析,得到距离误差计算公式;最后通过实验给出实际测试结果,结果表明所设计DRFM单元满足设计指标要求。     

基于FPGA雷达多目标模拟器DRFM设计与实现

研究了雷达多目标模拟系统中数字射频存储(DRFM)单元的设计与实现,根据模拟系统的设计要求,提出一种基于高性能FPGA数字射频存储单元设计方法;着重阐述了数字射频存储单元的设计思路,给出了系统的设计方案,并对系统中雷达模拟目标的各功能模块进行了分析,实验结果表明,所设计的DRFM满足设计系统要求.     

FPGA的毫米波雷达数据实时存储系统设计

针对数据量大、传输速度快的无人机机载毫米波雷达数据实时存储需求，以FPGA和微型电脑为核心设计了一款基于FPGA的毫米波雷达数据实时存储系统。该系统通过接收10路LVDS雷达数据和1路串口GPS数据，经过FPGA处理和混合组帧后，将数据打包通过1路千兆网上传给微型电脑，微型电脑通过LabVIEW上位机程序将接收到的数据存储在移动固态硬盘内。实验结果表明，当数据传输速度为30 MB/s时，可准确无误地将数据存储在硬盘内。相比于其他实时存储系统，该系统具有存储速度快、适用范围广和操作简单等特点。     

基于导航卫星信号的采集系统设计与实现

针对导航卫星信号监测的新要求,提出一种集成了数据采集、处理、存储和回放功能的一体化卫星信号采集系统。该系统采用PCIe架构,系统带宽可达到全双工900MB;数据采集480MB持续数据,以及480MB突发数据;数据处理采用FPGA＋DSP联合架构,完成对数据实时处理;存储采用全固态结构,用Flash代替传统的磁盘存储;并且能够通过PCIe接口完成960MB带宽的数据回放。该系统具有性能高、集成度高的优点,可以运用在雷达、侦查等高端领域。     

GC5016的宽/窄带数字下变频系统设计

数字下变频是无线通信链路层的重要组成部分,宽带信号和窄带信号的下变频由于信号带宽不同而抽取因子不同,使得同时具有宽带和窄带信号的系统采用基于FPGA的系统很难实现。本文提出采用专用数字下变频率芯片GC5016同时实现宽带和窄带信号的变频;采用FPGA实现对宽/窄带数据的接收和存储,存储后数据使用高性能DSP芯片C6455实现对这些数据的处理。文中详细介绍了该系统的软硬件设计方法。     

高复用性的图像旋转和反交错硬件实现

根据图像无损旋转和基于运动估计的图像反交错算法提出了存储单元共享的同时实现图像旋转和反交错的硬件结构，该结构相较于过去技术中，图像旋转和图像反交错需要在两个独立的电路模块中完成并且需要在每个功能完成后重新写回主存储器，本文的实现结构实现了图像旋转和图像反交错两个电路的存储单元共享，同时整个处理过程不需要将中间处理数据写回主存储单元，在整个系统中可以大幅减少带宽的损耗。本电路结构还可充分利用总线上的突发传输效率，以提高计算速度。该结构功能通过FPGA验证，当频率为300MHz时电路就可以完全满足解析度为1280x720@30fps的实时性要求。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

一种多通道并行固态存储系统的设计与实现

鉴于高速数据采集系统对实时数据存储带宽和容量的要求,提出一种基于现场可编程门阵列（FPGA）的高速多通道并行固态存储系统。该系统以现场可编程门阵列器件XCV5LX110T为核心,选用大容量高速闪存芯片作为存储介质,通过采用并行总线拓宽技术和流水线缓冲技术,在FPGA片内搭建高速多通道并行存储硬件架构,从硬件角度提高系统的数据吞吐带宽。设计一种基于超级页的地址映射策略,并使用该策略对闪存转换层算法的请求处理机制进行并行加速优化,从软件角度提高系统的存储并行性。测试结果表明,该系统的最大存储速度达到73MB／s,其性能指标能满足高速实时数据存储的需求,证明多通道存储架构和FTL算法具有良好的并行性和可扩展性。     

高分辨宽带雷达高速数据大容量存储系统设计

随着现代高分辨雷达带宽的不断提高,雷达系统对大批量数据传输和存储速度有了更高的要求。采用光纤通道磁盘阵列实现大容量雷达数据的存储,通过设计高速CompactPCI总线接口实现雷达数据到主机的数据传输,利用CompactPCI平台实现了大容量数据的高速存储。设计的存储系统实际测试存储速度达到155.6 MB/s,已能满足目前大部分高分辨雷达宽带数据去斜采集的存储要求。     

基于闪存的高速海量存储模块设计

鉴于嵌入式实时存储领域对存储带宽与容量的高要求,设计一种高速海量存储模块。模块由高密度NAND Flash存储阵列、大规模FPGA和高性能DSP构成,通过FPGA与DSP对数据存储过程的联合控制,实现海量数据的超高速存储。给出模块的存储管理设计与DSP软件设计。实际应用验证了该存储模块的实用性。     

雷达视频回波信号的实时采集、显示与存储系统

介绍一种雷达视频回波信号的实时采集、显示与存储系统。该系统采用带有RAID适配卡的工控机作为采集主控设备，以普通微机显示器作为显示设备，利用多个IDE硬盘组成磁盘阵列作为存储设备。制作了一块基于FPGA的高速雷达信号采集PCI卡，以FPGA为采集的核心控制芯片，并在FPGA内部实现了32bit／33MHz的PCI接口逻辑。利用FPGA内部双口RAM的乒乓切换与缓冲区环行存储技术保证了连续采集。采用数据抽取、坐标查表映射和DirectDraw等技术在普通显示器上以P显方式进行实时全屏显示，同时可对局部区域以B显进行开窗放大显示。显示过程中可对任意区域设置采集方位和距离波门，将采集的数据实时存储在磁盘阵列上。该系统已成功用于舰栽警戒搜索雷达的外场数据采集。     

基于FPGA瞬变微光能量探测系统的数据采集和存储设计

在分析目标信号特性的基础上,提出瞬变微光信号探测系统数据采集和存储单元实现方案。针对系统对数据采集和存储的特殊要求,采用FPGA技术,完成了高性能数据采集系统设计。以Altera公司的FPGA为硬件设计载体,使用VHDL语言对数据采集和存储的控制逻辑和时序进行了硬件描述。在QuartusII集成环境中进行软件设计和仿真,结果与设计吻合。     

NAND型Flash在大容量存储回放系统中的应用

在某些存储回放系统中,要求在存储容量大、数据可靠性高的同时,具有较宽的数据带宽,为此,可采用NAND型Flash实现容量要求和数据的非易失性;采用FPGA进行多片存储体并行读取,从而克服了NANDFlash固有的读取速度慢的缺点,并扩展了存储深度;同时引入双主设备的设计,利用FPGA与PC104实现存储和读取的功能分离,是存储方式灵活,控制方便的解决方案。本文介绍的方案降低了此类系统的实现难度,缩短了产品研发周期,已应用于实际系统中并得到好评。     

存储区域网中磁盘阵列光纤通道接口的设计与实现

光纤通道具有高带宽、低延迟、适宜远距离传输等特点,已用于构造高性能、高可用性的存储区域网,而光纤通道磁盘阵列是构成存储区域网的基本存储单元之一。本文介绍了一种光纤通道磁盘阵列FC-RAID3000的设计与实现,为海量数据快速,高可靠存储提供了一种可行的解 决方案。     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。     

基于ZYNQ的eMMC雷达数据存储系统设计

为了满足机载雷达数据存储系统对数据存储器大容量、读写速度快的需求,提出一种基于ZYNQ的eMMC雷达数据存储系统设计方案。该系统以ZYNQ-7000系列芯片为主控芯片,通过PL端对接收的雷达数据和GPS数据进行解析和组帧,将乒乓缓存技术与AXI4总线结合后把组帧后的数据传输到PS端的DDR中缓存,然后写入eMMC存储单元,存储完成后进行回读验证数据。实验结果表明,存储数据速度可达到60 MB/s,系统运行稳定,存储数据完整。相比于其他雷达数据存储系统,该系统具有高容量、集成度高、存储速度快的优点。     

多通道超声探伤数据采集处理技术

设计了一种以DSP嵌入式处理器为核心、基于FPGA技术的四通道数字式超声探伤数据采集与处理系统。采用高速A／D转换芯片．在对超声回波信号采集的同时实现了采样数据的在线压缩，在FPGA的控制下实现了高速数据的缓冲存储，设计的系统体积小、功耗低、功能强、集成度高，尤其适合于高速、高精度的超声无损检测。     

基于ARM+FPGA平台的二值神经网络加速方法研究

现有的卷积神经网络由于其结构复杂且依赖的数据集庞大,难以满足某些实际应用或者计算平台对运算性能的要求和能耗的限制。针对这些应用或计算平台,对基于ARM+FPGA平台的二值化算法进行了研究,并设计了二值神经网络,该网络减少了数据对存储单元的需求量,也降低了运算的复杂度。在ARM+FPGA平台内部实现时,通过将卷积的乘累加运算转换为XNOR逻辑运算和popcount等操作,提高了整体的运算效率,降低了对能源和资源的消耗。同时,根据二值神经网络中数据存储的特点提出了新的行处理改进算法,提高了网络的吞吐量。该实现方式在GOPS、能源和资源效率方面均优于现有的FPGA神经网络加速方法。