基于高速串行通信的炉群温度监控系统

论述了一种基于高速串行通信的炉群温度监控系统的组成结构和工作原理，并在硬件的基础上，利用VB6．0设计了实现实时监控的算法及相关软件。系统采用RS485总线式网络分布结构，利用高速串行通信技术达到了快速、准确采集和处理数据的目的。     

一种用DSP芯片实现的实时低码率语音编解码系统

介绍了一种由高速数字信号处理芯片ADSP2181和编解码/滤波器AD1847构成并采用LD-CELD算法的实时低码率语音编解码系统.重点介绍了其硬件结构和软件特点.     

基于网络分布式窗口系统CC-NeWS的图文编辑器的设计和实现

本文介绍了一个新型的基于分布式窗口系统CC-NeWS的图文编辑器NuDraw,阐述了NuDraw的系统构成、功能、设计和实现的主要技术问题,包括面向对象的设计方法、事件驱动方式的交互处理、把一个页面描述自动转换为PostScript文本。     

基于DSP技术的EAS系统设计

基于数字信号处理芯片设计的EAS系统的工作原理、组成以及实现实时监控应解决的技术难点。提出了运用数字信号处理的算法识别标签的软件实现方法。给出了系统的硬件原理图和软件流程图。     

基于FPGA的2FSK解调的优化设计和实现

频移键控（FSK）信号广泛应用在通信系统中,软件无线电的高速发展,为FSK解调算法的硬件实现提供了便利。基于FPGA技术,采用VHDL实现FSK解调算法,结合一些先进的EDA工具软件,大大缩短了设计周期,具有较高的灵活性、可编程性和开放性。     

基于DSP的捷联惯导数据采集系统设计

针对捷联惯导系统对于精度和实时性等要求,介绍了基于DSP的捷联惯导数据采集系统的构成及技术实现.采用高速的DSP和CPLD设计了捷联惯导数据采集系统的硬件电路,实现了惯性器件信息的快速采集及其处理,从而满足复杂算法对于处理速度的要求,同时也提高了系统的集成度,实现了系统设计的小型化;设计了串行通信和显示模块,用于数据的交换以及实时显示;分析了系统硬件电路设计过程中可能存在的噪声干扰,并给出了相应的抑制方法.实验结果表明,各项指标均已达到了设计时的要求.     

基于FPGA的运动控制卡的设计和实现

基于FPGA的运动控制卡采用脉冲加方向的闭环控制方式,具有结构简单,集成度高、实时性好等优点.从硬件的构成、设计和算法实现等方面入手,阐述了运动控制卡的设计和开发.用硬件描述语言VHDL(very high speed integrated circuit HDL)和原理图结合的方式对FPGA编程实现系统的主要硬件逻辑和算法,从而提高了系统的灵活性和移植性.在硬件算法上,采用乒乓操作处理高速的分频倍数数据流,提高了系统的实时性和控制精度;并且提出了一种基于加二计数器的分频算法,实现任意分频倍数的分频.利用嵌入式调试工具SignalTap对运动控制卡进行硬件调试和仿真,给出了相应的误差分析.     

PXI平台自适应重构多DSP系统设计研究

利用蠕虫算法,结合多处理器并行计算的特点,构成了一种基于总线共享和链路口通信,并可自适应扩展的混合并行处理的结构。从可测性设计、实时操作系统角度对该系统进行了设计和讨论,着重介绍了系统的硬件调试、系统测试以及软件加载方法,为高速实时信号处理硬件平台的设计与开发提出了一种可行的解决方案。     

基于DSP的高速数据采集与处理系统

介绍了一种基于DSP的高速数据采集与处理系统方案,给出了方案构成的硬件系统平台设计,并详细阐述了各硬件系统平台的具体构成.对采集后的数字信号的后续处理做了简要介绍,并给出了数字下变频模块的具体实现,利用嵌入式逻辑分析仪测试了并验证了AD采样信号的正确性.该数据采集与处理系统具有一定的通用性和可扩展性,具有一定的工程应用价值.     

一种基于DSP的实时视频跟踪系统设计

近年来随着硬件技术和分析技术的不断发展，各种图像识别系统的研究和开发得到了广泛重视。文章介绍了一种以美国TI公司的高速浮点DSP-TMS320VC33为处理器，结合视频解码芯片TVP5145构成的实时视频跟踪系统，阐述了系统的硬件设计思想及软件开发流程。该系统采用基于快速傅立叶变换（FFT）的相位相关配准算法为核心算法，完成在动态背景下运动目标的识别与跟踪，从而高效实时地检测运动目标并实现对目标的跟踪。     

基于FPGA的高速硬件防火墙报文检测系统设计

在这篇论文中,我们介绍了一个基于FPGA的网络报文处理硬件平台并且分析了一种基于硬件的防火墙报文检测系统结构。目前的基于软件的防火墙计算量非常大并且不能够满足现代网络带宽的需要。而基于硬件的技术是加速网络处理的一个理想的办法。文章着重介绍了基于FPGA的IP报文过滤处理模块设计,它是基于硬件防火墙的核心处理部分。过滤处理采用关键字匹配策略的重要特征是利用CAM作为处理单元。CAM可以在超过2Gbps的速度下进行线速的入侵检测报文查找。     

基于FPGA的NoC硬件系统设计

设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM9系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨,阐述了NoC系统设计过程中的关键技术,并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。     

基于云计算的大数据自动分类处理系统设计

随着现代网络技术不断进步,系统数据量也在逐渐增多;传统的大数据自动分类处理系统已经无法满足现阶段用户需求,其软件与硬件的设计都比较单一,存在能源消耗大、分类速度慢、处理时间长、内存占用率高等问题,为此,提出基于云计算的大数据自动分类处理系统的设计;首先设计系统硬件结构,主要包括数据采集器、数据处理器以及数据自动存储模块,并详细的介绍了各硬件结构;然后利用时域特征提取数据的算法对频域特征数据进行提取,从而实现数据自动分类处理系统的软件设计;最后对两种系统性能进行对比实验;实验结果证明,基于云计算的大数据自动分类处理系统的资源不仅占用率低,内存消耗小,而且数据库内存较大;该系统不但可以提高数据自动分类精准度,还能加快数据分类速度,从而使系统拥有更好的分类性能。     

一种基于DSP的音频采集与回放系统

介绍一种基于DSP的音频信号处理系统。该系统采用TI公司的低功耗数字信号处理器TMS320VC5509A作为主处理器,采用能与之无缝连接的TLV320AIC23作为音频CODEC芯片。在此基础上完成系统硬件平台的搭建和软件设计,可以作为对音频信号处理的通用平台。本文详细介绍DSP与CODEC芯片的接口设计方法,提出一种利用DMA中断的方式进行数据传送的方法,大大提高了处理速度。     

基于异构计算平台的规则处理器的设计与实现

对于身份认证机制中的安全字符串恢复,字典结合变换规则是一种常用的方法。通过变换规则的处理,可以快速生成大量具有针对性的新字符串供验证使用。但是,规则的处理过程复杂,对处理性能、系统功耗等有很高的要求,现有的工具和研究都是基于软件方式进行处理,难以满足实际恢复系统的需求。为此,文中提出了基于异构计算平台的规则处理器技术,首次使用可重构FPGA硬件加速规则的处理过程,同时使用ARM通用计算核心进行规则处理过程的配置、管理、监控等工作,并在Xilinx Zynq XC7Z030芯片上进行了具体实现。实验结果表明,在典型情况下,该混合架构的规则处理器相比于单纯使用ARM通用计算核心,性能提升了214倍,规则处理器的运行性能优于Intel i7-6700 CPU,性能功耗比相比NVIDIA GeForce GTX 1080 Ti GPU有1.4~2.1倍的提升,相比CPU有70倍的提升,有效提升了规则处理的速率和能效。实验数据充分说明,基于异构计算平台,采用硬件加速的规则处理器有效解决了规则处理中的速率和能效问题,可以满足实际工程需求,为整个安全字符串恢复系统的设计奠定了基础。     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。     

基于DSP的图像采集及处理系统的设计与实现

介绍了一种利用CCD摄像头、SAA7111视频解码芯片、高速可读写存储器SRAM,基于DSP与CPLD的图像采集与处理系统。系统完成了图像的快速采集、存储及数据处理。文章详细论述了系统的总体结构、部分硬件设计,简要叙述了相应图像算法的实现方法。给出了系统实例和实验结果。     

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。     

基于SoC的小型集成化视频采集处理系统研究

由于传统视频采集和处理系统很难解决小体积、低功耗与高数据带宽和处理速度之间的矛盾,同时针对智能武器装备、工业自动化生产等领域对视频采集与处理系统小型化、集成化发展需求,基于Xilinx公司高性能Zynq-7000系列SoC芯片,搭建了一种小型化、集成化、通用化视频采集处理平台系统。通过充分发挥SoC芯片集成ARM处理器软件可编程和FPGA硬件可编程优势,提出了利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法硬件加速的设计方法,不仅保证了视频采集和处理的实时性,而且实现了视频处理设备小型化、集成化、低功耗设计。对系统软硬件设计和各组成部分原理进行了介绍,并以Sobel边缘检测算子为实例,对系统功能和性能与传统处理方法进行了对比测试,验证了系统的有效性。     

基于HKS1553BCRT芯片的1553B总线通信软件设计

为了提高1553B总线通信模块的统一性简化设计难度,文中选用HKS1553BCRT芯片作为系统开发的硬件平台。该硬件平台由于采用内部集成1553B协议处理器的高性能SoC,可以很好的解决多路1553B总线接口模块版本众多、互不兼容、硬件系统设计复杂的问题。基于该平台设计了一款通用的1553B通信软件,可同时支持静态总线和动态总线两种不同的工作模式,提出并实现了改进型静态总线控制（ImprovedStaticBusControllerISBC）协议。进一步满足了不同系统下数据传输需求,改善了1553B总线对实时消息的响应速度,本软件数据结构简洁、算法合理,对同类软件设计有一定的借鉴意义。