一种新的突发OFDM传输系统定时和载波频率捕获联合算法

提出了一种新的正交频分多路(0FDM)传输系统定时和载波频率捕获联合算法．该算法仅需要一个训练符号，既用于定时恢复，也用于载波频率捕获，额外开销量小，因此，提出的算法适合于突发模式的0FDM传输系统．定时和频率捕获算法的实现均在时域进行，而且0FDM帧同步和符号同步能一次完成，简化了同步实现的复杂度．由于使用自相关处理，定时恢复对频率偏差具有较强的鲁棒性．此外，训练符号中参考符号的重复扩展了频率估计范围，频率捕获的范围完全满足突发0FDM传输系统的要求．仿真结果表明，即使在频率选择性衰落信道中，提出的算法也能快速地实现定时和频率捕获。     

一种TH-UWB信号同步捕获算法研究

针对跳时超宽带（TH-UWB）系统,提出了一种基于特殊训练序列的同步捕获算法,该算法使用宽度为一个信息符号的滑动时间窗对接收信号依次截取,通过设计一种特殊的训练序列使得相邻两段截取信号的相关值仅与时间窗的滑动时延有关,然后利用这种滑动搜索来实现同步捕获参数的估计.这种算法能够有效地捕获密集多径信道下极窄脉冲的能量,并且降低了运算复杂度和同步捕获时间.结果表明,在训练序列长度为16、32时误码性能曲线和理想同步情况下十分接近.     

软判决快速相关攻击新算法与应用

近年来,密码的快速相关攻击(FCA)是一个研究热点.由于采用了一系列纠错编码的译码新技术,使得该问题的研究取得了很大的进展.但如何使这些新技术充分地适应具体的密钥序列的攻击依然是一个公开的研究课题.首先把模2域上的FCA算法推广成软判决快速相关攻击(SFCA)算法,并给出了如何根据信道信噪比情况配置最佳的参数的方法.实验表明,在BPSK调制下,SFCA算法比FCA算法有2dB以上的增益.作为SFCA算法的应用,给出了实现扩频通信中的m序列的快速同步捕获的新方法.与最近Yang(2004)提出的RSSE方法比较,新方法无论是捕获性能还是捕获速度都有了大幅度地提升,而且在低信噪比通信情况下,同步捕获所需的码片数只是RSSE方法所需的码片数的1/20.     

一种基于自适应算法的超宽带系统盲均衡技术

提出了一种适用于直接序列超宽带(DS-UWB)和跳时超宽带(TH-UWB)系统中的自适应盲均衡技术。该方法利用可变遗忘因子的自适应算法,快速有效地跟踪超宽带(UWB)时变信道的变化,从而有效地补偿由于信道特性引起的干扰。在接收过程中,不需要训练序列就可以修正均衡器系数,从而获得发送信号的估计量。此外,该算法收敛快,稳定性好。仿真结果表明,该方法可以有效地跟踪UWB衰落信道的变化,并获得较小的误码率。     

基于IEEE 802.11a的OFDM定时同步算法及FPGA实现

在基于IEEE802.11a标准的无线局域网的突发系统中,要求快速、精确地完成定时同步。本文分析了基于短训练序列延时自相关的粗同步算法和基于长训练序列与本地PN序列互相关的精同步算法,给出了定时同步算法具体的用FPGA实现的设计方案,采用状态机、流水线等设计方法使系统的资源和运算速度得到优化。该设计便于工程应用。     

UWB定位系统中标签接收机的FPGA实现

本文给出了一个适用于超宽带(UWB)定位系统的标签接收机实现方案,针对该方案的基带处理部分,提出多路并行能量收集非相干检测与线性步进相位搜索相结合的方法,实现简单、快速的超宽带信号同步捕获;捕获之后,采用三态循环检测算法对标签用户码(ID码)进行识别.相对于传统的相干检测捕获以及单一的用户码检测、判决识别算法,体现了该方案具有实现简单、捕获迅速以及识别准确的优越性.最后,在QuartusII6.0的平台上,通过VHDL编程设计与仿真,验证了该方案的可行性以及有效性.     

超宽带通信系统的Simulink仿真实现

超宽带(UWB)脉冲无线电(IR)技术是一个新兴的通信技术,具有诸多的优点,正受到人们越来越广泛的关注。Simulink是一种用来建模、仿真和分析动态系统的集成仿真工具：该文介绍了超宽带脉冲无线电和Simulink的特点,在Simulink环境下搭建并实现了超宽带通信系统的仿真。提出了在跳时(TH)脉冲位置调制(PPM)通信系统中的同步相关算法,主要对仿真链路中的接收机进行设计和实现,其中包括信号检测、伪随机序列捕获、数据同步等。结果表明,该仿真系统在超宽带通信中是可行的。     

基于线性回归的UWB系统频偏估计算法

提出了一种利用接收序列与本地PN序列的相关值辐角的线性回归来估计UWB系统载波频偏的方法,该算法将接收序列与本地PN作相关,利用辐角随时间的线性变化特性,将相关值辐角作线性回归估计频偏.仿真结果表明,与传统PN相关频偏估计算法相比,该算法性能稳定,在有效估计区间内估计精度不受频偏大小影响,抗多径能力强,在低信噪比仍有较高的估计精度.此外,此算法与系统同步使用相同的PN序列与相关计算结果,节约了系统资源,易于实现.     

基于迭代信息传递技术的直扩信号捕获

随着对直扩系统抗干扰性和隐蔽性要求的不断提高,作为扩频码的PN码序列的周期长度也在不断的增长,因此,如何实现长PN码直扩信号的快速捕获成为系统实现的关键问题之一.针对此问题,提出将基于图模型的迭代信息传递算法(IMPA)应用于直扩信号捕获.直扩信号捕获根据接收信号的信道信息直接生成与接收信号序列粗同步的本地伪码序列,改变了传统捕获方法中本地伪码序列的生成方式,大大缩短了信号的捕获时间.详细说明了基于该技术的直扩信号捕获的实现原理和实现方法,并对基于该技术的直扩信号捕获进行了仿真.仿真结果表明该方法能够在低信噪比下实现信号的快速捕获,而且实现的复杂度较低.     

基于修正码片波形的DS-UWB系统同步算法研究

提出一种基于修正码片波形自相关方案的DS-UWB系统同步算法;首先利用并行相关器组,采用等间隔码片波形能量累积的方法来修正本地相关码片波形模板首先获得系统的码片同步,然后在已知码片同步的基础上利用PN码滑动相关捕获方法获得系统的PN码同步;仿真结果表明,在系统用户数为5,扩频增益为9时,算法的同步时间为2.5μs,与"多径超宽带系统同步时间在ms级"的结论不同,该算法能够实现μs级的同步;该方法是一种能够适应UWB多径信道环境的行之有效的DS-UWB系统同步捕获算法。     

双缓存超声TOFD数据采集系统设计

针对数字式超声TOFD(超声衍射时差)无损检测系统对数据采集的高速、高精度要求,设计了一种基于FPGA和USB2.0的双缓存超声TOFD数据采集系统。该系统采用10-bit精度高速模数转换芯片AD9211,最高采样频率达120MH_z。使用LabVIEW编写上位机软件,实现波形的显示和存储,以及对采样频率、采样深度等的控制。本系统的双缓存设计不仅实现了高速数据的缓存,并且实现了上位机数据读取和A/D转换的同步,实验结果表明该系统能够满足数字式超声TOFD数据采集的需求。     

一种物理层网络编码系统的符号时钟估计算法

近年来,物理层网络编码（Physical-layer network coding,PNC）作为一种全新的数字通信方式引起了广泛的研究兴趣。与多数数字通信系统类似,符号时钟在PNC中起着至关重要的作用,然而已有研究结果多假设符号时钟完全已知,对PNC的时钟估计研究较少。针对这一现状,本文基于最大似然估计准则,提出一种基于正交训练序列的低过采样率（每个码元的采样点数）的时钟估计算法,该时钟估计算法具有采样速率低和估计精度高的双重优势。仿真表明,在相同过采样率,信噪比5 dB的条件下,均方误差性能比已知的优选采样点算法约提升一个数量级。     

基于正弦数据压缩算法的DDS研究及FPGA实现

针对直接数字频率合成器（DDS）芯片因存储空间开销大导致功耗增加,可靠性降低的问题 ,设计了一种将改进sunderland算法与QE-ROM技术相结合的一种用于直接数字频率合成器（DDS）的紧凑型16位精度正弦查找表(ROM);对所设计的正弦查表算法进行了系统级仿真与硬件描述语言（Verilog HDL)实现,并最终在FPGA上进行了整体算法功能与性能的验证;基于AD5360芯片制作了一款多通道16位输出数模转换器(DAC),并搭载降压稳压芯片LM317和LM337实现了一款可以将220V工频转换为DAC所需的±9V和3.75V的供电电源。测试结果显示,设计的正弦查找表算法在达到16位精度的同时,只占据8576bit的存储空间。所使用的正弦数据优化算法相比较传统的DDS正弦波形发生器资源节省99.2%,实现了122：1的压缩比,有效降低了DDS的芯片面积和功耗;     

Controllable single accumulated state-sequential acquisition with low signal noise ratio

The sequential estimation (SE) algorithm has a poor performance in the environment with a low signalto-noise ratio (SNR) and a high bit error rate (BER), especially for unknown initial acquisition sequence. This paper summarizes the conventional sequence acquisition model, and discovers its several problems, which are caused by accumulating sequence innovation to all of the received sequences dispersedly. To solve these problems, the paper presents a new algorithm, CSAS-SA (controllable single accumulated state-sequential acquisition). This algorithm accumulates the sequence innovation to a single appointed sequence state and makes the useful information accumulated effectively. Through simulation, CSAS-SA has a higher probability of success acquisition. When SNR equals −3 dB, the performance can be improved by 70%. Supported by the Program for New Centery Excellent Talents in University and the National High-Tech Research and Development Program of China (Grant No. 2007AA01Z434)     

移动环境下OFDM系统定时同步算法

针对移动环境TOFDM系统的定时同步问题,提出了一种解决算法。该算法基于0FDM系统的Preamble实现,包括定时捕获与定时跟踪两部分。同时,在考虑符号定时误差和样值定时误差的条件下,建立了OFDM系统的数学模型,分析了两种定时误差对系统接收性能的影响。最后阐述了定时同步算法的实施流程,给出了一种同步捕获位置和跟踪位置的判决方法,分析了门限值的设定对算法锁定精度的影响。仿真结果表明,所提出的定时同步算法具有同步精度高和易于实现的特点。     

宽带雷达信号的低杂散采样系统研究

为了实现宽带雷达系统中雷达信 号的低失真采集与处理,研究并设计了具有幅相误差校正功能的宽带低杂散采样系统。该系统采用宽带模数转换（Analog to digital converter, ADC）器件和高性能可编程逻辑阵列（Field programmable gate array, FPGA）的实现方案,并从低抖动采样时钟、低噪声电源和防串扰等方面进行了低杂散最优方案研究。为了改善系统的带内传输特性,利用优化算 法设计了有限长冲激响（Finite impulse response,FIR）数字校准滤波器。最后对设计 的系统进行实验测试,结果表明系统瞬时带宽达到800 MHz以上,采样率1.8GS/s,量化位数8位、杂散电平-50 dBc,性能指标满足系统在宽带雷达信号获取、宽带雷达目标成像和宽带雷达目标回波重构等领域的应用。     

A new image encryption scheme based on cyclic elliptic curve and chaotic system

Recently, several cryptosystems based on chaos have been proposed. Nevertheless, most of them hinder the system performance, security, and suffer from the small key space problem. This paper introduces an efficient symmetric encryption scheme for secure digital images based on a cyclic elliptic curve and chaotic system that can overcome these disadvantages. The cipher encrypts 256-bit of plainimage to 256-bit of cipherimage within eight 32-bit registers. The scheme generates pseudorandom bit sequences for round keys based on a piecewise nonlinear chaotic map. Then, the generated sequences are mixed with the key sequences derived from the cyclic elliptic curve points. Results of statistical and differential analysis demonstrate that the proposed algorithm has adequate security for the confidentiality of digital images. Furthermore, it has key sensitivity together with a large key space and the encryption is fast compared to other competitive algorithms.     

基于CRT的低成本RSA芯片设计

提出了一种基于改进的Montgomery算法和中国剩余定理(CRT)的RSA签名芯片的VLSI实现.由于采用了新颖的调度算法,实现了用576b的模乘单元来完成1152b的RSA模幂运算,从而大大降低了芯片面积;此外,CRT的引入使得整个系统的数据吞吐率与传统的1024bRSA系统相当.实验结果显示:芯片完成一次1024b的模幂运算需要约1.2M个时钟周期,而芯片规模在54K个等效门以下;如果系统时钟频率选取40MHz,系统签名速率可以达到30Kbps.