基于进化硬件的自修复TMR系统设计及其可靠性分析

将进化硬件与传统TMR容错设计思想相结合,提出了一种具有在线自修复功能的自修复TMR系统设计方法。该系统具有多重容错和修复机制:总体采用TMR,可自动检测到故障模块;系统中每个模块均采用组件备份法,可通过组件切换法快速修复模块故障;而模块中每个组件也可通过进化进行修复。因而具有更强的容错能力和更高的可靠性。以具有片内三模冗余的2 bit乘法器为例进行了验证。最后,给出了该系统的可靠性模型,推出了可靠性计算公式,从理论上对该系统的可靠性进行了分析。结果表明:该系统能有效修复stuck-at故障,具有更长的使用寿命和更高的可靠性。     

演化硬件的容错模式研究

提出一种基于演化硬件的补偿容错模式,将被检对象和重构对象分离,以避免自重构容错模式可能对系统造成破坏的危险.该容错模式在不影响原电路工作的前提下,利用演化硬件的自适应特性,重构出相应的电路对出错电路进行输出补偿,从而达到容错的目的.实验表明,补偿容错模式能以少量的冗余代价换取更优的容错性能,并且修复时间比自重构容错模式短,有利于实时容错.     

面向运行时间预测和容错感知的网格资源分配

提出与描述了一种面向任务运行时间预测和容错感知（Fault-Aware）的网格资源分配策略,采用主动容错的方式,在资源出错之前尽量提前避免它出错或异常的情况发生。该策略把网格中任务的运行时间（runtime）预测和资源的在线时间（uptime）预测结合起来,相对于普通的调度策略具有比较高的资源利用率。在具体的CoBRA网格中间件中实现了该容错感知调度,描述了实现该容错感知调度策略模块的功能。测试过程中选择了睡眠任务技术,划分四种不同的场景进行实验,把该容错感知资源分配与普通的FCFS调度策略进行比较,结果证明在可变化的资源可用性的情况下系统可以加快应用的整体执行时间,具有很小的偏差。     

计算机系统的容错技术方法

随着计算机技术的发展,计算机系统的可靠性越来越受到人们的重视,而容错技术是提高可靠性的一种有效方法。本文研究了计算机容错技术的各种方法,如硬件容错、信息容错、软件容错等,介绍了TMR（三模冗余）的原理及其缺点,详细研究了两种最基本的软件容错技术NVP和RB。这些容错技术可有效提高计算机系统的可靠性。     

系统异构冗余容错设计研究

提出了一种新的三模异构冗余自修复系统的设计方法,设计出了异构评价函数。利用演化硬件具有自适应与自修复的功能,实现了具有N模冗余特性的三模冗余电路。首先,利用遗传算法进化出3个原始功能电路;然后,每进化出一个具有相同功能的电路进行一次非相似度评价,选择出非相似度最大的3个电路保留,并进行应用。当3个异构电路中有一个出错后,对故障电路屏蔽,可进化修复该出错电路,并重新投入运行。从而大大地提高了容错性能,且具有体积小、成本低、功耗小、不影响系统正常运行等优点。利用现场可编程逻辑门阵列(FPGA)对二位比较器进行容错设计验证,分析比较了非相似度评价在异构设计中的作用与影响,实验结果证明了新方法的可行性和电路的高度可靠性。     

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex誖-6 FPGA中进行了设计实现,实验结果表明系统故障修复时间和可靠性得到显著提高。     

模糊逻辑控制器的演化硬件实现

讨论在演化硬件（EHW）平台上实现模糊逻辑控制器的演化,模糊逻辑控制器是由一些if-the。规则的集合和具有模糊逻辑的输入输出语言术语特点的一些成员属性函数所构成,这里的演化硬件平台是指可编程模拟选择器阵列,通过遗传算法（GA）演化出的电路具有很强的自适应、自修复能力。     

基于双DSP的切换及控制系统设计

为了满足重要系统的高可靠性要求,特设计了一种双DSP容错控制系统。本系统中两个DSP彼此独立运行,采用硬件判决模块配合DSP软件进行硬件和软件故障诊断,再根据硬件判决模块的结果由仲裁切换模块来进行仲裁,并完成输出切换和报警功能,从而实现容错控制,显著提高了控制系统的可靠性。     

基于EHW和RBT的不同类型故障快速修复策略

由于常规的基于EHW的故障自修复策略存在故障修复类型单一、面对大规模电路修复速度慢、不能实时快速自适应的修复故障等问题,在前期工作中提出了基于EHW和RBT的故障自修复策略。基于此,本文对不同故障类型下的故障快速修复策略进行了研究。由于不可能预知实时检测到的故障类型,在本文的自适应修复策略中,统一将检测到的故障作为固定型故障进行修复。演化算法根据故障信息演化矫正电路,MUX根据实时检测到的故障信息进行开断,从而保证UUT的正常运行。通过实例仿真证明,本文提出的快速修复策略的可行性和有效性得到了验证。     

基于双DSP的磁轴承数字控制器容错设计

分析并提出了应用于磁轴承的双DSP热备容错控制方案,本方案采用时钟同步技术,由总线表决模块实现系统的容错处理,由硬件判决模块实现硬件故障判断。再根据以上两个判决模块的结果由中心仲裁模块进行复杂的仲裁,并完成切换和完善的报警逻辑,从而实现容错功能,较大地提高了磁轴承控制系统的可靠性。以上所有逻辑均由VHDL语言在CPLD上实现。     

基于进化算法的硬件演化基础研究

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性.介绍演化硬件的概念、基本原理和实现方法,指出目前研究存在的主要问题,给出进一步研究的设想与建议.     

多模冗余可重构计算机可靠性研究

为了以最小代价提高多模可重构计算机的可靠性,需要结合系统体积功耗等因素,对不同计算机体系结构的可靠性进行评估;首先,针对三模冗余、三热一冷以及四模热备这几种不同冗余可重构计算机体系结构,给出了他们的故障状态转移图;其次,运用马尔可夫模型理论,对这些计算机结构进行可靠性建模;第三,根据上述3种系统的可靠性模型,在考虑失效率和维修率两个参数对系统可靠性影响的情况下,对各结构的可靠性指标进行了评价;结果表明,三热一冷的可靠性大于三模冗余,而小于四模热备;但综合考虑系统的可靠度、体积、功耗等因素后,在这几种形式的表决系统中,三热一冷是最优的;同时,设计完善的三模可重构系统可靠度会比一个设计不合理的四模可重构系统要高。     

演化硬件技术在嵌入式计算机系统中的应用

演化硬件是一个新兴的研究领域,在嵌入式系统中有很多应用,实验证明:应用演化硬件技术中的遗传算法能很好解决嵌入式系统中的软硬件划分问题,而且还可以进行自适应、自修复,开拓了硬件设计自动化的新途径。     

仿生容错系统演化修复能力研究

基于演化硬件技术构建一种仿生容错系统,通过不同模式、数量的故障注入对其演化修复能力进行研究,得到系统故障状况与演化修复能力间的关系：(1)随着故障数量的增加,系统演化修复能力的主要影响因素从演化算法的效率逐步向演化修复过程中的故障“躲避”概率转移;(2)系统的演化修复能力与故障数量符合指数衰减规律。     

容错并行处理系统结构研究

传统的双冗余、三冗余和四冗余等容错计算机技术和容错计算机软硬结构不灵活并且可靠性／价格比较低，本文提出的五种容错并行处理系统无论可用性、丢失任务数和结构灵活性都显著好于前者，尤者分布式（３．１）和（２．１）概念冗余结构更具魁力，是高可靠并行处理系统的最佳结构选择。     

面向门级网表的VLSI三模冗余加固设计

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%~80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%~22.86%,在设计需求配置下,性能可满足用户要求。     

On the practicality of using intrinsic reconfiguration for fault recovery

Evolvable hardware (EHW) combines the powerful search capability of evolutionary algorithms with the flexibility of reprogrammable devices, thereby providing a natural framework for reconfiguration. This framework has generated an interest in using EHW for fault-tolerant systems because reconfiguration can effectively deal with hardware faults whenever it is impossible to provide spares. But systems cannot tolerate faults indefinitely, which means reconfiguration does have a deadline. The focus of previous EHW research relating to fault-tolerance has been primarily restricted to restoring functionality, with no real consideration of time constraints. In this paper, we are concerned with EHW performing reconfiguration under deadline constraints. In particular, we investigate reconfigurable hardware that undergoes intrinsic evolution. We show that fault recovery done by intrinsic reconfiguration has some restrictions, which designers cannot ignore.     

Probabilistic Schedulability Analysis of Harmonic Multi-Task Systems with Dual-Modular Temporal Redundancy

To improve reliability of real-time control systems, various fault-tolerance methods have been designed and implemented. We propose a highly reliable control system using modular and temporal redundancy, called dual-modular temporal redundancy (DMTR). Assuming that transient faults occur and recover with exponential probability distributions, we analyze the probabilistic schedulability of DMTR for multiple tasks with harmonic periods (DMTR-HP). After formulating a discrete-time reliability model for DMTR-HP, we formulate an efficient recursive computation algorithm for rapidly obtaining the probabilistic schedulability of the overall system. Considering the overhead for checkpointing in a DMTR-HP control system, we obtain the optimal number of subslots for maximum reliability using our DMTR-HP reliability model. In addition, we compare the reliabilities of DMTR-HP, DMTR using GCDP scheduling (DMTR-GCDP), and conventional dual-modular redundancy (DMR).