DES差分功耗分析研究及仿真实现

在分析CMOS芯片工作时功率消耗原理的基础上,提出一种简洁高效的功耗模型,设计一种针对DES加密算法的差分功耗攻击方案,并在自主开发的功耗分析仿真器上完成破解 DES加密算法中的48位子密钥,结果表明未加防护的DES加密系统存在安全隐患,该仿真器亦为功耗攻击方法及抗功耗攻击的研究提供一种简洁、直观、快速、有效的评估平台,最后对抗功耗攻击方法进行分析。     

AES密码芯片的相关性功耗分析仿真

介绍了CMOS逻辑电路功耗泄露原理,建立了AES密码芯片运算时的功耗泄露模型,设计了相关性功耗分析(CPA)仿真方法.该方法根据部分猜测密钥的模拟功耗与整个正确密钥功耗之间的相关系数大小来确定猜测密钥的正确性,由此逐步推测整个密钥.仿真结果表明了未加防御措施的AES硬件面临CPA攻击时的脆弱性.     

深亚微米工艺下片上存储结构的体系结构级功耗模型

半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重.Wattch为片上存储结构提供了动态功耗模拟模型,但不能反映最新的结构和工艺变化.结合CACTI中存储结构的峰值功耗估算模型,改进了Wattch中存储结构的动态功耗模拟模型,不仅扩展了模型适用的工艺范围,也反映了10年间存储结构的改进.利用改进的模型探索了片上存储结构在深亚微米工艺下的功耗.     

芯片功耗管理：权衡性能和功耗

动态频率和电压调整,时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法,更加新的方法正在完成之中。把数目不断增加的晶体管和越来越高的性能挤到尺寸越来越小的芯片级产品(和嵌入式微处理器)中去,正揭示了一个亟待解决的功耗问题。随着硅器件产品不断缩小到90纳米、65纳米甚至更小的处理节点时,不是运行速度而是能耗成为了性能瓶颈。     

微功耗CMOS电压基准的设计

本文采用0.18μm标准CMOS工艺,设计了微功耗CMOS电压基准电路。该基准电源电压可低至0.9V,功耗为0.8uA,输出基准电压为0.7V。在-20℃~100℃的温度范围内可获得29ppm/℃的温度系数,在1kHZ和100kHZ可分别获得-34dB和-17dB的电源抑制比。     

DES差分功耗分析攻击设计与实现

针对DES(Data Encryption Standard)加密电路,采用了差分功耗分析(Differential Power Analysis,DPA)攻击方式进行解密.该方法是一种典型的功耗类型旁路攻击方式(Side Channel Attacks,SCA),其理论基础为集成电路(ICs)中基本单元CMOS逻辑门在实现加密算法时的物理特征、功耗模型及数据功耗相关特性.结合具体电路,介绍了针对DES加密系统进行的差分功耗分析攻击的设计与实现.目前,实验已经成功地破解了DES加密算法中56位有效密钥中的48位,逐步逼进了最终破解目标.这一结果至少已经表明,由于集成电路功耗等物理信号的泄漏及其在处理不同数据时功耗的差别,未加防护措施的DES加密系统终将难以抵御差分功耗分析的攻击.     

LS-RISC指令级功耗模型的开发

针对笔者自主研制的LS-RISC微处理器,讨论了其指令级功耗模型的开发.为了降低指令间效应对功耗分析带来的复杂度,按照指令执行时经过的功能部件,对指令进行重新分类,使得分析的复杂度由O(n2)减小到了O(n).功耗模型的成功开发,为低功耗编译和软件功耗优化奠定了基础.     

解同步电路中的功耗优化方法

针对解同步方法设计的异步电路存在冗余功耗的问题,提出一种功耗优化的解同步异步电路设计方法.首先以迭代结构乘法器为例分析操作数及电路操作行为对异步流水线功耗的影响;然后将窄数据特性及操作行为特性引入到解同步设计方法中,其中窄数据特性用于优化数据通路,操作行为特性用于优化控制通路;最后采用该方法对异步传输触发体系结构(TTA)微处理器计算内核进行功耗优化设计.实验结果表明,结构优化后的异步TTA微处理器内核功耗明显减少,约为解同步异步内核功耗的60%.     

组相联Cache中漏流功耗优化技术研究

随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制和优化的首要部件.本文提出了一种LRU-assist算法,利用既有的LRU信息,在保证处理器性能不受影响的前提下,cache的平均关闭率可达53%,大大降低了漏电流功耗.     

CMOS电路功耗电流构成及测试方法

该文介绍了CMOS器件功耗电流由三部分构成，扼要叙述了形成静态电流、动态电流以及附加静态电流的机理；举例介绍了附加静态电流的计算方法，对于如何利用大规模集成电路测试系统去测量三种电流也作了相应说明。文章还具体介绍了通过测试CMOS静态功耗电流，发现其内部缺陷，将早期失效的电路筛选出来，以提高整机可靠性。