基于Q矩阵的LDPC码编码设计方法

给出了Q矩阵的定义,在此基础上提出了一种基于Q矩阵的LDPC码编码器设计方法.此设计方案将奇偶校验矩阵H分解成两个子矩阵Hp和Hd,通过对这两个子矩阵分别设计,构造出H矩阵.其中Hp是上三角双对角矩阵,Hd矩阵由Q矩阵按照一定的行重列重,根据某种排列规则构造而成.着重研究了Q排列规则,并找到了一种较好方法,使得这种编码方案得到了很好的性能.采用的这种编码方案的编码器算法具有较低的实现复杂度,为LDPC码编码器设计提供了很好的选择方案.     

基于改进型Q矩阵LDPC编码的硬件实现

在DVB-S2中使用LDPC码,设计了一种准规则Q矩阵LDPC码编码器。其编码复杂度与信息位的长度成正比,有效降低了编码复杂度和设计难度。根据具体实现要求,在QuartusII平台上用FPGA实现了可变码率及码长的编码器。结果证明其硬件资源占用很少,实现比较简单。     

一种基于二次扩展的准循环类RA码编码器的设计

利用RA码易于实现线性复杂度编码的特点,提出了一种新的类RA码的编码器设计方法。该编码器设计方案基于一种特殊的二次扩展的方法,构造的校验矩阵H具有准循环结构,节省校验矩阵存储空间,对码长和码率参数的设计具有高度的灵活性。该编码器的编码算法利用迭代计算求校验位的值,编码器算法复杂度与码长成线性关系,易于编码。计算机仿真结果表明,在加性高斯白噪声信道条件下,该编码方案能取得与Mackay随机码相当甚至更好的性能。     

无小环的结构化低密度校验码的构造方法

提出了一种基于代数方法和图的高度结构化的低密度校验(LDPC)码构造方法.该方法通过设计一个有3类特殊线路的连接图,来保证由此连接图映射而得的校验矩阵对应的Tanner图无小环.此方法可构造最小环长分别为8和12的两类(3,k)准循环(QC)规则LDPC码.对该方法进一步扩展,还可构造两类列重为2最小环长分别为16和24的结构化LDPC码.仿真结果表明在加性高斯白噪声(AWGN)信道下,用迭代译码算法,在误比特率为10-5时,新提出的(3,k)准循环规则LDPC码优于对应的随机构造的LDPC码0.1dB,而新提出的列重为2的结构化LDPC码优于对应的随机构造的LDPC码2dB.     

非规则LDPC码及编解码器研究

提出一种非规则低密度奇偶校验码（LDPC）的联合构码、编解码方案。在一定的约束条件下，构造了基于准循环码和重复累加码的非规则LDPC码集。提出该码集的通用编码器和解码器构架。实验结果表明，这种非规则码集在高码率情况下，性能优于DVB-S2，具有优秀的纠错性能，还可以映射到精简的编码器和高速的解码器。     

具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

基于LTE-Advanced标准的LDPC码编码器设计与实现

针对LTE-Advanced标准,在分析其低密度奇偶校验(LDPC)码校验矩阵构造基础上,设计了一种低成本高吞吐率的准循环LDPC码编码器结构。通过分析校验矩阵的子矩阵结构,将整个校验矩阵划分为全零子矩阵及循环移位单位子矩阵的块状结构,进行串行编码。实验结果表明,与同类方法相比,设计的编码器编码时间约为同类最理想时间的32%,资源消耗约为同类最理想情况的33%,在编码时间和资源消耗上达到平衡,满足LTE-Advanced标准低成本高传输的要求。此外,改变校验矩阵存储单元的参数,可实现不同码长码率的LDPC码编码。     

基于LDPC码不等保护特性改进的混合重传算法

提出了一种基于非规则LDPC码的不等保护特性改进的混合重传算法UEPB-HARQ(Unequal Error Protection Based HARQ)。通过合理设计LDPC码的校验矩阵,提出了一种整体考虑不同度节点对应重传比例的基于不等保护特性的混合重传算法,从而获得更好的传输性能。     

面向物理层信息安全的QC-LDPC跳码设计

低密度奇偶校验（Low density parity check, LDPC）跳码可以在物理层基于跳变的校验矩阵进行差错控制编译码。准循环低密度奇偶校验码（Quasi-cyclic low density parity check code, QC-LDPC）因其良好的纠错性能和易于工程实现的优点而得到广泛应用。本文提出了一种简单且易于工程实现的QC-LDPC跳码设计方法。首先采用有限域的两类子群设计跳变的基矩阵,再通过基模图码的外信息转移算法对基矩阵散列的校验矩阵进行掩模,使跳变矩阵具有统一架构和快速编码结构。仿真和分析表明,设计的QC-LDPC跳码具有超大的跳变码集和良好的纠错性能,码集中LDPC码数目可达10³⁴个,随着码长增加,码集中的LDPC码数目呈指数倍增加,其平均性能可与诸多协议中的LDPC码相当,可用于提升通信系统的可靠性和安全性。     

准循环低密度校验码的快速编码

探讨了准循环低密度奇偶校验码的快速编码问题.基于循环矩阵的一种特性,提出了一种基于并行SRAA结构的编码算法.能够提高编码器的吞吐量.这种编码方法的主要优点是复杂度较低,且编码延时小.在FPGA上实现了码长为8 176而码率为0.875的有限几何LDPC码的编码器,吞吐量达到800 Mb/s.     

一种LDPC码校验矩阵消短环算法

LDPC码是一种逼近香农限、易实现和系统复杂度低的优秀的线性纠错码。本文中提到的LDPC码中的0-1矩阵问题就是:对给定的校验矩阵H(0-1矩阵),找到一个同阶的最好的循环置换扩张矩阵E以及适当最小正整数q,使得校验矩阵H中的所有短环(长度为4或不超过6)被消去,也即对应的E中整数的正负和不为q的倍数。最后实现了该算法。     

对角化LDPC压缩感知观测矩阵生成方法

压缩感知是一种能够在某个特定域中压缩和恢复稀疏信号的技术。针对在使用传统观测矩阵进行数据压缩时,其数据恢复效果并不理想,且观测矩阵的随机性会导致数据传输量较大、硬件实现因难等问题,提出一种新的观测矩阵生成方法。将信道编码中的LDPC校验矩阵与对角块矩阵结合,生成一种尺度较小且易于硬件实现的观测矩阵,这种矩阵不仅高度稀疏,而且元素二值化。通过多组图像重构仿真实验对比发现,LDPC对角块矩阵重构结果优于其他传统观测矩阵的重构结果。     

Design of efciently encodable nonbinary LDPC codes for adaptive coded modulation

This paper is concerned with constructions of nonbinary low-density parity-check(LDPC)codes for adaptive coded modulations(ACM).A new class of efciently encodable structured nonbinary LDPC codes are proposed.The defining parity-check matrices are composed of scalar circulant sub-matrices which greatly reduce the storage requirement when compared with random LDPC codes.With this special structure of paritycheck matrix,an efcient encoding algorithm is presented.Based on the proposed codes,a family of variablerate/variable-field nonbinary LDPC codes is designed for the ACM system.When combined with matched-size signal constellations,the family of constructed codes can achieve a wide range of spectral efciency.Furthermore,the resultant ACM system can be implemented via a set of encoder and decoder.Simulation results show that the proposed nonbinary LDPC codes for the ACM system perform well.     

基于BIBD和循环置换矩阵的LDPC码

提出一种基于平衡不完全区组设计(BIBD)和循环置换矩阵的准循环低密度校验码(LDPC)构造方法。根据实际需求,利用BIBD构造相应的模板矩阵,用适合的循环置换矩阵进行扩展。采用该方法构造的LDPC码具有良好的结构和灵活性,该方法在一定范围内可快速方便构造出某一特定码长或码率的准循环LDPC码。仿真结果证明,准循环LDPC码在高斯白噪声信道上采用迭代译码时,具有较优的纠错性能及较低的错误平层。     

基于代数搜索法去环的结构化的LDPC码

文章将阐述一种结构化的LDPC码系列,包括规则码、非规则码、非规则RA码三种。这种结构把H矩阵分为3×k个块,而每个块都是由单位矩阵循环移位形成的。非规则就是在规则码结构上添加3×m个块,使得H矩阵前面部分列重从3变为6或者9,非规则RA码在非规则基础上将H阵最后部分(3×3块)换成2列下三角结构。生成这类H矩阵的方法就是以下要提到的代数搜索法。搜索法规则就是尽量将低次环去掉,保持H阵的高girth值。这个系列的LDPC码的好处就是译码器结构很好实现,RA码使编码也变得很简单;而完全去除4,6环,最小化8环的H阵结构又保证了LDPC码的性能。     

可变码长LDPC码的GAU构造算法

考虑度分布、最小环长和环近似外信息度等因素,从减少短环和增加外信息度入手,提出了可变码长LDPC码的GAU(Girth ACE union)构造算法。该算法构造的校验矩阵能适应较大范围的码长变化,其短码的纠错性能与802.16e中的LDPC码相当,中长码的性能较后者略优。不同码长的码字具有结构相同的校验矩阵,便于编译码器对所有码长采用同一架构设计,能有效降低编译码器的实现复杂度。GA U算法适用于支持可变长度数据传输的各类通信系统的LDPC码设计,具有重要的理论意义和 实用价值。     

可快速编码的非规则LDPC码度分布优化

可快速编码的LDPC码校验矩阵的结构特殊,所以在其度分布优化时无法使用一般的优化方法。针对两种可快速编码的非规则LDPC码,提出了带有特定约束的差分进化度分布优化方法。首先分析了扩展非规则重复累积码构造法和循环置换矩阵构造法两种可快速编码LDPC码的构造方法,提出了两种LDPC码度分布序列设计的特定约束,然后阐述了非规则LDPC码的密度进化原理,分析了AWGN信道下密度进化的高斯近似,接着结合差分进化方法,将度分布的特定约束转化为度分布序列各分量的相关性描述以便利用差分进化实现度分布优化,最后给出了优化的度分布序列。仿真结果表明,优化的度分布序列优于先前文献的优化结果。     

Message length adaptive LDPC codes

LDPC codes achieve better performance and lower decoding complexity than turbo codes, with a major drawback of high encoding complexity. The encoder generator matrix is derived from the inverse of portion of parity check matrix. If the message length is changed, the structure of parity check matrix is modified and hence, the generator matrix must be re-computed. This increases the encoding complexity as the computation of matrix inverse is time and resource consuming operation. In this paper, we consider the encoding problem for LDPC codes as the complexity of encoding is essentially quadratic with respect to the block length. Using an efficient encoding method proposed by Richardson and Urbanke, we propose a systematic procedure to construct parity check matrix and generator matrix such that with change in message length, the re-computation for constructing generator matrix is avoided. The presented design uses fixed sub-matrices to construct a semi-random parity check matrix. The resultant design will reduce the pre-computation time of converting parity check matrix to generator matrix. The reported encoder reduces encoding time without the loss of coding gain and Bit Error Rate (BER) performance.     

均衡不完全区组设计的满秩LDPC码构造及快速编码

为了降低准循环低密度奇偶校验（Low-Density Parity-Check,LDPC）码编码的复杂度,提出了一种基于均衡不完全区组设计（Balanced Incomplete Block Designs,BIBD）满秩LDPC码的构造及快速编码方法。基于BIBD构造的满秩校验矩阵可以快速得到系统循环阵形式的生成矩阵。此方案设计不但可以实现线性化编码,而且编出的码字都为系统码。仿真结果表明,构造出的LDPC码具有很好的误码率性能和收敛特性,而其满秩的编码方法具有较好的通用性和实用价值。