基于NiosⅡ多核驾驶疲劳检测系统设计

采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计.为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上.为了提高系统处理速度,系统采用双NiosⅡ软核处理器设计,同时利用NiosⅡ处理器自定制指令与C2H加速编译工具对系统中关键部分进行硬件加速,使系统具有实时性检测功能.     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

基于NiosⅡ的USB接口模块设计

Nios Ⅱ是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核。这种用户自定义逻辑具有灵活高效等特性,充分体现了SOPC设计的优越性。本文简要介绍了Nios II设计架构,然后通过一个USB控制器的接口模块设计实例,详细介绍了Nios II设计中用户自定义逻辑的实现方法和效果,同时给出了对USB控制器SL811HS的底层读写函数。     

基于SOPC的LCD控制器IP核的设计与实现

介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器NiosⅡ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性.设计生成的LCD控制器IP核可以非常容易地添加到SOPC系统中,简化了底层编程人员对LCD屏的操作.实验结果表明,该设计具有较强的实用性和通用性.     

基于NiosII的NANDFlash控制器IP设计

文章介绍一种基于NiosⅡ处理器的NAND Flash控制器的设计思路和设计方法。着重介绍NANDHash控制器的状态机和驱动程序的设计。该NAND Flash控制器IP已在集成测试仪器的SOPC系统中稳定应用。     

基于SoPC的SD卡控制器IP核的设计

针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案.采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios Ⅱ IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实...     

基于SOPC的指纹识别模块设计

随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC（Systemon Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。     

Avalon总线SHT11的自定义IP核的开发

首先简要介绍了SOPC和Avalon总线,详细阐述了温湿度传感器SHT1自定义IP核的开发流程.该IP核根据其驱动控制器的规范以及时序要求,利用SOPC的Avalon总线,采用嵌套状态机,构建了基于NiosⅡ嵌入式处理器片上系统.CPU通过自定义的IP核对SHT11控制读写,并在农业大棚中应用,测试所得数据准确.其他用...     

基于Nios Ⅱ的SOPC中TFT LCD控制器核的设计

本文介绍了如何在基于Nios Ⅱ的SOPC中设计TFT LCD的Controller Core,用Verilog HDL实现其硬件部分.该控制器通过SOPC中的Avalon总线接口与Nios Ⅱ处理器和SDRAM控制器通信,构建了基于Nios Ⅱ的SOPC,使之能显示640480分辨率,显示颜色深度达到16bit,试验结果正确。     

基于SOPC的多功能车辆总线控制器设计

简要介绍传统的MVB通信控制器芯片MVBC的结构及功能;通过深入研究MVB底层通信协议,设计出符合IEC-61375标准用于网络连接的MVB总线访问IP(Intellectual Property)核;基于SOPC的设计思想,利用SOPC Builder在一片FPGA上集成了32位NiosⅡ软核处理器和MVB总线访问IP核,以及一些必需的外围组件,并给出MVB控制器的设计实现方案.     

SOPC技术在电力机车改造中的应用

简要介绍韶山3型4000系电力机车有触点控制的弊端和无触点逻辑控制模块LCM的基本原理;按照机车控制电路功能,设计出符合标准接口规范的专用IP;基于SOPC的设计思想,利用SOPC Builder在1片FPGA上集成了32位NiosⅡ微处理器、逻辑控制单元IP、CAN总线控制器IP及一些必需的外围组件,给出逻辑控制模块的设计实现方案.     

基于Nios Ⅱ的CAN总线通信仿真与测试平台

针对当前CAN(控制器局域网)总线通信仿真与测试平台实时性受限与价格昂贵的问题,提出用SOPC Builder的图形用户接口把VHDL(高速集成电路硬件描述语言)语言设计的CAN控制IP(Intellectual Property)核和NiosⅡ软核处理器集成在一块低功耗、低成本的FPGA(现场可编程逻辑门阵列)上作为CAN节点主控制器和通过以太网进行数据传输的解决方案,并对该平台的硬件、固件、软件进行了详细的分析与实现.在CAN总线的监控与仿真过程中,基于NiosⅡ的CAN总线仿真与测试平台与致远电子的CANalyst-Ⅱ相比,极大地降低了成本,时间分辨率提高,达到了o.1ms.     

基于NiosⅡ的智能多接口片上系统设计

设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。     

基于NiosⅡ处理器的通用AD IP核的设计与实现

提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。     

基于SOPC的蓝牙-以太网语音网关的设计

基于先进的SOPC技术的系统设计具有极大的灵活性,广泛应用于各类电子设计中.本文提出的语音网关,将蓝牙作为短距离无线接入技术,支持多个蓝牙终端通过以太网交换分组语音数据.网关可以同时支持的蓝牙终端数目可以通过配置IIS控制器灵活地调整.文章系统地介绍了SOPC的开发流程,IIS控制器IP核,以及基于Nios Ⅱ软核的设计方法.     

基于Nios Ⅱ软核的1553B总线接口板的设计

B61580是MIL-STD-1553B总线七先进的通讯控制器,提出采用B61580芯片和Nios Ⅱ软核设计的1553B总线接口板,在分析协议处理芯片B61580和Nios Ⅱ软核处理器的基础上,给出了Nios Ⅱ系统与B61580芯片之间的软硬件接口的设计思路和方法;然后通过实际的例子,验证所设计的接口板作为总线控制器(BC)满足MIL-STD-1553B总线协议的标准,能够实现满足1553B总线协议的数据传输.     

基于嵌入式软核Nios Ⅱ的网络视频监控系统

讨论NiosⅡ嵌入式系统的硬件/软件设计的关键流程,通过将LwIP协议栈和Linux操作系统移植到NiosⅡ系统,设计基于NiosⅡ软核处理器的网络视频监控系统.实验测试表明,合理选择微型操作系统MicroC/OS-U和TCP/IP协议栈LwIP,远端用户可以通过浏览器访问存储在本系统上的Web页面,同时实现实时的网络...     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于OPENCORE及NiosⅡ处理器的片上系统设计

基于资源IP核的复用设计方式,提出了一种基于OPENCORE及NiosⅡ固核处理器的片上系统设计方法,并重点对Avalon和Wishbone总线IP核互连总线体系结构、基于OPENCORE的IP核实现与应用技术等关键技术进行了深入剖析.     

基于NiosⅡ软核的工业以太网精确时钟同步的实现

介绍了基于NiosⅡ嵌入式软核处理器的工业以太网设备间精确时钟同步的设计与实现.利用Altera公司的Nios Ⅱ处理器,添加片内外设和存储器以及与片外存储器和外设相连的接口,通过SOPC(可编程片上系统)技术嵌入到FPGA芯片中形成Nios Ⅱ处理器系统硬件平台;软件部分移植uC/OS-Ⅱ作为操作系统,Lwip(轻量级TCP/IP协议)处理网络协议,在应用层上实现状态转换、同步报文处理和精确时钟算法.测试结果表明时钟同步精度高,并且最终在一个工业以太网实验平台上进行了长期的实际运行,系统稳定性良好.