射频频率捷变信号发生器的设计方案及关键技术讨论

本文介绍了一种射频频率捷变信号发生器的设计方案和工作原理,讨论了模拟相位内插(API)、延时鉴频器、锁频环、单环频率合成和频率快速跳变等关键技术.这对于高纯频率捷变合成信号源和军用数字通信设备中频率合成器的设计具有重要意义.本文提出了高精度实用化的API模型,包括实际运用中的模型细节和实现方法,实现了具有延时鉴频技术的单环500MHz～1000MHz频率合成器的设计.采用本文研究的API内插模型,小数分频的尾数调制寄生谱可以抑制到相位内插信号准确地匹配相位误差的程度.通过精密DAC的运用和精心设计相位检波器和取样器线路,尾数调制达到约75～80dB的抑制.采用延时线鉴频技术可以在500MHz～1000MHz单环频率合成器中获得15～20dB的相噪改善.设计结果满足移动通信系统、频率捷变,电子对抗和相噪等领域的测试需求.     

基于双DDS跳变的捷变频率发生器的设计

捷变频率发生器是雷达、通信、电子对抗等领域中极为重要的测量仪器。DDS可实现高速、小步进信号的输出,适用于捷变频率合成。近几年,捷变频率合成常用DDS倍频滤波的方法,但宽带信号倍频后会导致相位噪声恶化、杂散信号放大等问题。本文分析了直接数字合成(DDS)在捷变频率合成中的特性,提出了一种双DDS跳变方案合成宽带跳频信号,并应用该方案设计捷变频率发生器,输出性能指标优越的300MHz带宽的跳频信号,适用作某型号射频信号源的载波信号。     

频率捷变信号源的捷变合成研究及实现

介绍了基于直接频率合成的捷变合成控制方法以及频率捷变信号源基于直接频率合成器的捷变合成设计方案及工作原理,重点讨论了使用大规模可编程逻辑器件实现捷变合成中的捷变频率集和调制、捷变频触发控制及时序同步、优化数据处理最小化触发延迟时间等设计技术,并给出了具体实现框图。所述的技术方案和方法实现触发延迟时间小于500ns,驻留时间最小500ns,捷变速率达到1MHz,内部频率集序列大于8000个,多种触发模式选择等性能指标,实验结果满足高性能频率捷变信号源的设计需求。     

基于DDS和PLL技术的微波捷变频频综模拟器

现代雷达及跳频通信系统对微波捷变频频综提出了越来越高的要求,DDS和PLL技术是当今主要的捷变频信号合成方法.本文提出了一种基于DDS和PLL技术的微波捷变频频综模拟器,能够满足现代高精度信号源分析仪对捷变频信号捷变频时间的检测和演示,同时也是一种理想的微波捷变频频综实现方案.     

宽带频率捷变和复杂调制信号发生器的设计

介绍了一种宽带频率捷变和复杂调制信号发生器的设计方法,采用大容量现场可编程逻辑阵列控制高速直接数字频率合成器,产生宽带捷变中频信号,还可进行数字化调频,调相和调幅。以前产生宽带数字调制信号,需要采用宽带正交调制器,由于其群时延频响和温度漂移,精确控制两路中频信号相位正交极其困难。重点介绍采用两路直接数字频率合成器,并进行同步处理和实时相差控制,产生两路相位正交的捷变中频信号,分别与两路正交的数字基带信号分量调制,实现捷变中频信号的数字调制。在捷变中频信号的基础上,利用宽带微波合成本振和直接变频技术,实现整个频率范围的覆盖。实验表明,信号发生器能产生300 MHz的捷变带宽,频率转换时间小于1 μs,频率范围250 kHz～3 000 MHz,误差矢量幅度指标小于2%且受温度影响小,可实现多种模拟调制,数字调制,复杂脉冲调制,脉内调制和快速跳频,减小了系统的复杂度和体积,降低了成本。     

基于FPGA的DDS多路信号源设计

提出了一种基于FPGA的DDS多路信号源的原理方案和实现方法.该信号源以高精度D/A转换器为核心构成波形重构电路.使用电子模拟开关实现多路信号输出切换.设计的信号源可同时输出32路,波形信号可为正弦波、锯齿波、三角波和矩形波,且输出信号的频率、幅值和偏置灵活可调.     

双路相参脉间随机捷变频频综的设计与仿真

提出了一种双路相参脉间随机捷变频频综器的设计方法,设计采用双路DDS产生具有一定带宽的脉间频率捷变信号与S波段跳频源上变频,使频综器在DDS频带内实现脉间随机捷变,在PLL频带内实现脉冲串间跳变.通过对设计难点的说明,重点分析了DDS的杂散情况,选择出满足设计的DDS芯片及频段;同时设计需要产生两路相差30 MHz相参...     

捷变频频综源研究

文中介绍一种低杂散、低相噪、快速捷变频频综源的实现途径。频综源采用直接数字频率合成(DDS)加倍频、混频方案。DDS采用4-FSK输出方式有效地缩短了频率捷变时间。通过测试验证了该设计方案的可行性。     

某探测雷达测试系统信号模拟器的研制

本文介绍了一种基于VXI总线的信号模拟器设计方案,其主要由VXI总线接口、数控组合单元和射频信号源三部分组成.数控组合功能部分采用可编程逻辑器件(EPLD)技术实现,射频信号模拟器采用射频快速VCO(压控振荡器)模拟技术和频率合成技术实现.经实验验证,该模拟器各项功能指标满足测试雷达性能的要求.     

基于乘法器的模拟电路参数测量系统的设计与实现

针对现有模拟电路参数测量方法复杂、测量结果精度低的缺点,构建了基于乘法器的模拟电路参数测量系统。系统中由信号源产生2路正交同频正弦模拟信号,取出一路信号通过待测模拟电路与原信号源产生的2路信号做乘法、滤波处理,产生两路直流信号,之后通过DAQ、LABVIEW采集,得到模拟电路相位差和幅度。经测量,幅度和相位的误差均小于3％,表明该系统具有电路简单、易于实现、误差小、运算速度快等优点,为模拟电路参数测量的研究提出一种可行性方案。     

短波广播数字化信道接收机的设计

随着广播事业的发展,传统的模拟接收机已经无法满足应用需求,尤其是对广播信号的多信道信号同步解调,模拟接收机无法实现。如果将模拟射频信号采用全数字化后,通过数字处理,就可以实现多信道信号同步解调,以及信号的存储。本文阐述了数字化信道接收机的设计过程,如何将模拟射频信号通过采样原理实现数字化,应用数字处理FFT技术及解调算法完成基带信号的解调。     

机载高速总线视频分配器设计

为了实现机载网络环境下基于高速航电总线的多路DVI视频信号的测试抽引难题,提出了机载多路DVI视频信号分配器的设计方案.针对高速航电总线多路DVI视频信号速率高、实时性强、路数多的特点,完成了高速航电总线视频信号转换模块、高速信号分路模块等电路设计,实现了千兆网络视频信号的采集处理及分路转发功能.实验结果表明,该机载高速总线视频分配器在不影响原机视频链路的情况下,解决了高速航电总线多路DVI视频信号的分路抽引需求.     

方位多通道SAR的通道间误差影响分析

方位多通道合成孔径雷达(SAR)通过多通道接收采样与方位频谱重构,突破了模糊设计约束,具备同时大幅宽和高分辨率的能力.然而,雷达系统多路接收通道间幅相不一致性和卫星姿态的不稳定等因素均造成通道间误差,造成SAR成像质量的下降.将基于通道误差对方位多通道SAR成像质量的影响展开,首先分析了存在通道误差时的多通道SAR信号模型,并给出存在通道误差时的通道误差补偿流程和频谱重构方法;根据给出的信号误差模型和频谱重构算法,结合仿真数据详细对比分析了不同通道误差对SAR成像性能的影响,相关分析结果用于指导方位多通道SAR系统通道系统设计.     

一种基于PWM原理的多路信号发生器

在电能质量分析研究和电力电子实验中经常会遇到需要多路信号源的情况,但目前市场上绝大部分的信号发生器只有单路或双路输出。提出了一种利用PWM原理实现多路信号发生器的方法,利用调制的方法产生所需波形的PWM脉冲,产生的脉冲信号可以经过滤波,得到所需线性波形,作为采样电路的信号源,也可以直接输出,用来驱动功率放大电路,产生大功率信号。以TMS320F2812 DSP为平台实现了该信号发生器,可同时输出10路独立信号。基于Labview开发了管理软件,通过USB口与信号发生器通信。实验验证,该信号发生器产生的线性信号总谐波畸变率较低,符合要求,频率、幅值及相位差的调节范围和调节精度满足实验要求。     

基于EMD盲源分离算法的电力系统低频振荡模式识别

针对广预测量系统低频振荡过程中的高斯噪声干扰和定阶问题,提出了基于EMD(empirical mode decomposition)盲源分离(blind source separation,BSS)算法的单通道低频振荡信号的模式分析方法。首先将信号利用经验模态分解得到一系列本征模函数分量组合的新信号;其次针对存在模态混叠的本征模函数分量,提出利用信号周期性构造其多路信号,并利用独立分量分析消除模态混叠的有效方法;然后利用盲源分离技术--二阶盲辨识算法(second order blind identification,SOBI),处理多通道观测信号矩阵,从中提取出不同的单模式信号;最后将去噪、定阶后的信号运用最小二乘-旋转不变技术(TLS-ESPRIT)算法辨识,得到低频振荡模态参数。数值算例仿真、IEEE四机两区域仿真实验表明该算法能够有效分离源信号,相比于其他方法具有抗噪性能好、拟合精度高等优点。     

基于ALTPLL的水声测量用相位计设计

以ALTERA公司的FPGA为核心,设计了一种水声测量用高精度的相位计。相位差的测量基于过零鉴相法,即利用过零比较器将2路同频正弦信号整成脉冲信号,然后通过测量两路脉冲信号的周期和上升沿之间的时间差来测量相位差。本文特色在于2路脉冲信号上升沿之间的时间差测量利用了ALTERA公司FPGA中集成的锁相环模块ALTPLL,该模块可以输出多路具有固定相位偏移的系统时钟信号,时间差测量时实际使用的时基信号为其中上升沿最接近待测信号上升沿和下降沿的2路系统时钟信号,从而降低了计数法测量时间间隔的±1误差。实验结果表明利用该方法可以将水声测量领域的相位差测量不确定度降低到0.1度。     

An instructive example of homomorphic signal processing

In this paper, a specific application of cepstral processing is considered to illustrate homomorphic signal processing. In particular, an analytic expression is derived for the frequency domain representation of a signal that has been recovered from a multi-path signal with cepstral processing. The multi-path signal is composed of time-delayed, scaled versions of the transmitted signal, and the transmitted signal is to be recovered. The recovered signal is expressed analytically in the frequency domain. By truncating an infinite series, the recovered signal can be expressed in the time domain. The analytic expressions can be used to predict the distortion that will result in the recovered signal when the cepstral processing is implemented with discrete Fourier transforms (DFTs). The analytic expression of a recovered signal is compared with the signal recovered with DFTs. The signal recovery from a multi-path signal that is composed of the transmitted signal and an amplified version of the transmitted signal is discussed and considered in two examples. The examples also demonstrate the scaling of nonminimum phase signals to minimum phase signals     

低相位噪声参考信号发生器的设计

参考信号发生器是频率合成系统的重要组成部分，是实现低噪声频率合成的基础。本文介绍了产生低相位噪声参考信号常用的技术方法，重点讨论了如何基于锁相环频率合成法实现极低相位噪声参考发生器的设计。最后基于本文讨论的技术方法，设计出了一种具有极低相位噪声的参考信号发生器，并给出了实验结果。该参考信号发生器应用于某高纯微波信号源中，取得了很好的效果。     

电池管理系统的设计

提出了适用于铅酸电池的纯电动汽车电池管理系统的整体设计方案。基于AD73360与TMS320LF2407,设计了多通道数据采集系统,并给出了接口电路的软硬件设计方法。测试结果表明,该系统能够实现多路输入信号的同步采样,为电池管理系统提供有效的数据。     

Implementation of an OFDM underwater acoustic communication system,on an underwater vehicle with multiprocessor structure

Orthogonal frequency division multiplexing (OFDM) can fully use the frequency band and transmit data at high speeds. The ADSP-TS101 is a high performance digital signal processor (DSP) with good properties that include parallel processing and a high speed. Aimed at the real-time processing requirement of the OFDM algorithm, an underwater acoustic communication system with real-time processing capability is carried out. The system is mainly composed of multiple ADSP-TS101s, a multi-channel synchronous sample module and a field programmable gate array (FPGA) chip. The multiprocessor structure is made up of a cluster/data flow associated multiprocessing parallel processing structure as the operation kernel, and a multi-channel synchronous sample module is designed to realize no phase warp among the multiple channels’ data at the same time. The digital modulation/demodulation methods are applied to the OFDM algorithm. Through experiments in a lake, the results show that the system has good stability and real-time processing capability, thus satisfying the design requirements.