一种高线性度宽带可编程增益放大器设计

基于TSMC 0.18μm CMOS工艺,设计一款应用于软件无线电射频收发系统的高线性度宽带可编程增益放大器。采用闭环负反馈结构,通过差分运算放大器电路以及选通无源电阻电容网络实现增益dB线性可调,添加负电容电路扩展带宽,满足高线性度要求。同时,添加具有四阶巴特沃斯滤波器的直流漂移抑制电路抑制直流偏移。仿真结果表明,该可编程增益放大器在1.8V电源电压下,工作电流为7mA,增益动态范围为-11~20dB,步长为1dB,工作带宽为0~100MHz,输出1dB压缩点为14.8dBm,噪声系数为23dB。能够满足软件无线电射频收发系统的指标需求。     

无共模反馈电路的低功耗可变增益放大器

设计了一种低功耗高动态范围数字控制的可变增益放大器.提出了一种新的稳定输出共模电平的方法,在负载电阻切换的同时改变流过电阻中的电流来保持电阻上的电压降不变,从而稳定输出共模电平.该方法无需额外的共模反馈电路,降低了功耗.同时采用级间电容耦合结构解决了直流失调问题,不需要直流失调校准电路.采用 TSMC 0.18μm CMOS工艺进行了电路设计和仿真.仿真结果表明,该可变增益放大器消耗的平均电流为504.7μA,-3dB带宽大于1.16MHz, 动态范围达到了81dB,变化步长为3dB,增益误差小于±0.65dB.     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

用于流水线型ADC的运算放大器设计

基于0.18μm CMOS工艺设计了一个用于流水线型ADC的全差分运算放大器,提出简化的等效模型,推导得到其传输函数,分析影响直流增益和频率特性的关键因素,优化关键节点处MOS尺寸与次极点位置,以取得较高增益和较大单位增益带宽。仿真结果表明,在1.8V电源电压下,所设计的运算放大器在负载为4pF时,直流增益为123dB,单位增益带宽为860MHz,相位裕度为68°,能满足14位、50MHz以上流水线ADC的需要。     

高增益四级运放频率补偿技术

为改善四级运放不易稳定和单位增益带宽较窄的特性,提出一种新的四级运放频率补偿技术.采用多路嵌套式密勒补偿技术,实现左半平面零点和右半平面零点分离,并通过额外增加一条前馈通路产生左半平面零点,抵消了一个极点,简化了四级运放的频率补偿问题.通过将次极点向高频的推移以及次极点和单位增益带宽比例大小的合理设计,不仅保证了运放的稳定,同时增大了运放的单位增益带宽.经台积电(TSMC)0.25μm互补金属氧化物半导体(CMOS)混合信号工艺仿真和流片测试结果显示,该四级运放仅消耗0.842mW功耗,0.150mm2的芯片面积,在3.6V电源电压下具有60.15°的相位裕度,2.42MHz的单位增益带宽,大于150dB的直流增益.     

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核．基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW．     

带共模反馈的CMOS套筒式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级套筒式运算放大器结构.该套筒式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到110dB以上,相位裕度为50°,单位增益带宽为60.83 MHz.     

一种衬底驱动的0.5V全差分运算放大器

为了满足当今对低压低功耗电路的需求,设计了一种工作在0.5V电源电压环境的全差分运算放大器．电路使用了由衬底驱动的输入级和工作在亚阈值区的输出级,并利用交叉耦合输入晶体管的结构产生负跨导来提高增益．采用0.18μm的CMOS工艺,阈值电压约为0.5V的器件模型．Hspice仿真结果表明:直流增益为60dB,单位增益带宽为5.4MHz,功耗为138μW．     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示：该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器. 运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际（SMIC）0.35 μm工艺.后仿结果表明,放大器直流增益为100 dB,负载为3 pF时单位增益带宽为359 MHz,相位裕度为68°,建立时间为12.3 ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.     

40Gb/s光通信系统驱动放大器设计

针对40Gb/s光通信系统对高速芯片的需求,设计出一种微波单片宽带驱动放大器。该放大器基于0.15μm砷化镓赝配高电子迁移率晶体管工艺,可用于驱动铌酸锂调制器。放大器的宽带实现方案选择分布式拓扑结构,增益单元选择带有耦合电容的共源共栅结构。利用ADS仿真软件进行设计仿真,结果显示,所设计的放大器在DC-35GHz的工作带宽内增益响应平坦,电压增益大于10dB,增益平坦度为±0.5dB,具驻波特性良好,其输入、输出反射系数在频带内的典型值均小于-10dB;在1dB压缩点的输出功率为20dBm,故设计方案可行。     

基于准浮栅技术的超低压运算放大器

分析了准浮栅晶体管的工作原理、电气特性及其等效电路,基于准浮栅PMOS晶体管,设计了超低压低功耗运算放大器．基于台积电的0.25μm CMOS工艺,利用Hspice对所设计的运放进行了模拟仿真．仿真结果显示,在0.8V的单源电压下,运算放大器的最大开环增益为76.5dB,相位裕度为62°,单位增益带宽为2.98MHz,功耗仅为9.45μW．     

20~26 GHz硅基氮化镓可变增益低噪声放大器

基于100 nm硅基氮化镓(GaN)工艺,本文设计并实现了一款工作频段为20～26 GHz且增益平坦的可变增益低噪声放大器(VGLNA).该放大器采用三级共源级级联来实现高增益,并通过调节第二、第三级的栅极偏置实现增益控制.测试结果表明,该放大器在工作频段内实现了超过20 dB的增益可变范围和±1.5 dB的增益平坦度,在增益可变范围内功耗为126 mW至413 mW.在最大增益状态下,该放大器在整个频段内可实现大于20 dB的小信号增益且噪声系数(NF)为2.95 dB至3.5 dB,平均输出1dB压缩点(OP1dB)约为14.5 dBm.该芯片的面积为2 mm~2.     

一种低功耗高性能AB类运算放大器的设计

为了解决传统运算放大器在物联网系统等低功耗应用中转换速率较低和增益带宽积较小的问题，设计了一种新型的AB类运算放大器。提出了基于差分对管的电流复用技术，将输入晶体管产生的差分电流再次利用，提高了电路的输出电流，获得了更高的转换速率、增益带宽积和直流增益。此外，结合了基于自适应偏置电路的AB类输入级和局部共模反馈电路，使得运算放大器输出级的动态电流摆脱了静态电流的限制，以较小的静态电流获得了较大的动态电流，进一步提升了电路的关键性能参数。基于180 nm CMOS工艺，对运算放大器进行设计和验证。仿真结果表明：在70 pF的负载电容下，正负转换速率分别为23.55 V/μs和-31.47 V/μs,增益带宽积为2.38 MHz,直流增益为63 dB,静态功耗仅为23μW。与传统的AB类运算放大器相比，所提出的电路在实现低功耗的同时具有更高的转换速率、增益带宽积和直流增益，适用于模数转换器和电源管理等低功耗电路系统。     

一种高压摆率低电压CMOS AB类放大器的设计

为了增加单位增益频率与压摆率,并能够工作在低电源电压下,同时降低偏置电流,提出了一种改进的基于0.18μm CMOS工艺的AB类放大器,其采用多级放大器结构,第一级为具有电流镜负载的NMOS差分对,第二反相级由共源放大器实现,第三极为AB类放大器,其能够在±500 m V电源下工作.电路仿真结果显示该放大器相位裕度为87°;总补偿电容为5 p F,与传统放大器相比减少了50%;单位增益频率为21.17 MHz,比传统放大器增大约10倍;压摆率为7.5和8.57 V/μs,与传统电路相比,分别增加了2.8倍和2.6倍.此外,与其他文献相比,该放大器具有较大的单位增益带宽和压摆率以及较小的功耗.     

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.     

0.18μm CMOS 5.1GHz低噪声放大器的设计

一种基于TSMC 0.18μm CMOS工艺的5.1GHz频率下的CMOS低噪声放大器。采用源极电感负反馈共源共栅电路结构,使放大器具有较高的增益和反相隔离度,保证较高的品质因数和信噪比。利用ADS对电路进行调试和优化,设计出低功耗、低噪声、高增益、高稳定性的低噪声放大器。通过ADS软件仿真得到较好的结果:在1.8V电压下,输入输出匹配良好,电路增益为16.12dB,噪声系数为1.87 dB,直流功耗为9.84mA*1.8V。     

一种平坦高增益的宽带低噪声放大器设计

针对宽带低噪声放大器带宽内增益波动性大的问题,设计一种平坦高增益的宽带低噪声放大器。采用两级放大器级联形式,在第一级放大电路中引入负反馈电路,设计ATF-54143的偏置电路并分析其稳定性。在两级放大电路之间添加增益补偿网络,改善宽带低噪声放大器的阻抗匹配和增益平坦度。仿真结果表明,在0.9~2.5GHz频率范围内,该宽带低噪声放大器的增益为(30.0±0.3)dB,噪声系数小于1.5dB,输入、输出反射系数均小于-10dB,达到设计要求。在误差允许范围内,实物测试结果与仿真结果相符合。     

新型3.1～6GHz高增益超宽带低噪声放大器

在传统的窄带达林顿结构放大器基础上,提出一种新型高增益超宽带达林顿结构低噪声放大器.该放大器采用高频低噪声晶体管,采用电感补偿技术和正实电阻补偿技术,保持了达林顿放大器高增益的优点,而且也取得了低噪声、良好输入输出匹配和宽带稳定性.通过优化设计,新型放大器在3.1～6 GHz内,增益S21高达21 dB,变化不超过0.3 dB,噪声系数F为1.5～2.1 dB,输入输出反射系数S11和S22都小于-14 dB,在宽带内保持稳定.