低复杂度的改进型CORDIC算法研究

传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂、运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,在旋转模式下提出一种改进型CORDIC算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件的开销,提高运算的性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

改进型CORDIC算法及FPGA的实现

传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂、运算速度降低。针对传统CORDIC算法的缺陷,提出了一种改进型CORDIC算法,并给出了FPGA实现方案。它不需要模校正因子和查找表,只需通过简单的加减和移位运算就能实现多种超越函数的计算,从而能够减少硬件的开销,提高运算的性能.     

低消耗免查找表CORDIC算法

为减少传统流水线型CORDIC(Coordinate Rotation Digital Computer)算法的硬件资源消耗和输出时延,在包含查找表的三阶段CORDIC算法实现基础上,提出一种免去查找表环节的CORDIC算法实现方法.提出的改进算法直接使用四次移位相加的迭代运算替换查找表结构从而显著降低寄存器消耗,同时通过合并迭代降低迭代次数进而有效减少最大输出时延,并综合运用角度二极化重编码(Binary To Bipolar Recoding,BBR)方法和角度区间折叠技术保证了输出精度.使用Verilog HDL语言在ISE14.2软件平台上对三种算法进行具体实现,利用XST工具对其进行综合,并通过MATLAB建模计算得到算法的正余弦值输出误差.仿真实验结果表明:在输出位宽均设置为16位的情况下,免查找表CORDIC算法能够有效地输出正余弦值;与传统流水线型算法相比,免查找表算法的寄存器资源消耗减少大约74.42%,计算所需的时钟周期降低68.75%,其输出精度也有明显改善;与三阶段算法相比,免查找表算法的寄存器消耗减少大约43.3%.本文提出的免查找表CORDIC算法具有实时性强、输出精度高、硬件资源消耗少等优势,更适用于高速实时的现代数字通信系统应用.     

一种自适应阵列信号处理算法的高速实现

阐述了一种自适应抗干扰阵列信号处理系统的高速实现.算法采用基于QR分解的最小二乘算法,在系统的设计中采用了ARLA技术.ARLA技术通过引入并行机制把串行的自适应阵列信号处理算法转换成了并行的自适应阵列信号处理算法.ARLA技术的采用使基于QR分解的最小二乘算法具有优良的流水粒度.文章阐述了系统的硬件构架,该构架的宏单元可以由能够完成Givens旋转的CORDIC运算单元来充当,而且可以在不损失收敛速度的前提下达到很高的采样速率.     

基于FPGA的复数长方阵SVD算法

在OFDM和MIMO系统中普遍使用长方形矩阵复数奇异值分解运算。针对传统算法运算量大,迭代次数多的问题,提出了一种基于householder和双边Jacobi的混合优化算法。该算法首先通过householder变换将矩阵化解为二对角矩阵;然后提取2×2复矩阵;再进行改进型复数双边Jacobi变换。兼具有QR算法的高精度和Jacobi算法的低硬件实现成本的优点。给出了2×8的CSVD的FPGA硬件实现方案并进行了板级测试。测试结果表明,该混合优化算法较传统算法在硬件资源上节省26%,延时缩短10倍,在同等位宽下计算精度至少提高了一个数量级。     

双向预判免缩放因子CORDIC算法

针对流水线型坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)算法的输出精度低、输出时延长、硬件资源消耗大的问题,提出一种双向预判免缩放因子CORDIC算法.该算法首先将[0,π/4)内的输入角度通过角度二进制编码后按位值i分解为2~(-i)的较小角度,然后使用设立的查找表在初始角度的基础上进行双向免缩放因子旋转,无需根据中间迭代结果判断下次的旋转方向,避免了迭代方向的不确定性,减少了迭代单元级数和迭代次数,同时提高了运算精度;最后将[π/4,2π)内的输入角度通过角度区间折叠技术变换到[0,π/4),使计算区间扩展到整个圆周[0,2π),保证了运算范围,且只需要使用移位和加减运算即可实现,避免了进行乘法运算.在MATLAB和Vivado软件平台上进行算法仿真与验证,结果表明:在输出位宽均为14位时,与流水线型和单向免缩放因子型CORDIC算法相比,输出精度分别提高了47.5%、18.8%,最大输出时延分别降低了53.8%、40.0%,硬件资源消耗也有一定的改善.本文提出的CORDIC算法具有输出精度高、输出时延短等特点,其综合性能具有较大的提升.     

WLAN MIMO-OFDM系统DSAP设计与实现

针对无线局域网(WLAN)多输入多输出和正交频分复用(MIMO-OFDM)系统中矩阵的QR分解预处理的延时问题,提出一种分布式脉动阵列处理器(DSAP)进行QR分解预处理. 该处理器通过脉动阵列边界单元和内部单元中流水线CORDIC计算,实现子载波信道矩阵的QR分解分布式处理,不同子载波QR分解分布于脉动阵列边界单元和内部单元中CORDIC流水线计算的不同级. 与串行脉动阵列处理器(SSAP)相比,在复杂度几乎没有增加情况下,DSAP结构充分利用时钟周期,分解延时约为SSAP结构的8%. 在SMIC 0.18μm CMOS工艺下,该分布式脉动阵列结构应用于2发2收MIMO-OFDM数模混合芯片中,芯片测试验证结果表明,数据处理延时能有效减少.     

欧几里德算法的RS译码研究及FPGA仿真

RS码在通信领域有着广泛的应用,其中最重要的是关键方程的求解。传统欧几里德算法是利用多项式长除法来求解关键方程,它需要多项式次数的判断,并且必须通过迭代运算才能求出商式和余式,造成硬件电路复杂,译码速度下降。通过矩阵论的相关知识,提出一种改进型欧几里德算法。它不需要进行多项式次数的判断和迭代运算就能快速地计算出商式和余式,能够降低译码的复杂度,提高译码速度。在VCS软件中通过FPGA仿真,仿真结果表明该算法能够实现正确译码的效果。     

下行多用户MIMO系统中低复杂度块对角化预编码算法

为在保证误码性能的情况下降低块对角化预编码算法计算复杂度,提出一种基于矩阵伪逆与LDL“分解的多用户多输人多输出（MIMO）系统块对角化（BD）预编码改进算法LDLHBD（QR）。算法通过全局信道矩阵伪逆与块QR分解进行零空间计算,避免复杂的矩阵奇异值分解（SVD）,快速实现信道块对角化。并采用能提供均匀子信道增益的LDL“方式对等效信道进行优化分解,实现预编码矩阵设计。仿真结果表明该算法计算复杂度明显降低,并获得了与传统块对角化算法相近的误码率性能。     

面向科学计算程序的向量化

针对FPGA实现指数运算时,CORDIC方法计算范围小而多项式逼近需要较多乘法器的问题,设计了一种基于组合-移位的指数运算FPGA实现方法。通过对查找表中元素的线性组合逼近自变量,将其映射为对应指数函数值的相乘(加减移位),实现准确的指数运算。仿真结果表明,该指数运算的FPGA实现方法以较少的资源占用保证了指数运算的精度和速度,取得了良好的实现效果。     

全数字导航接收机中的频率合成器

为在直扩接收机中实现高精度的频率合成器，提出了一种改进的坐标旋转数字计算机（CORDIC）算法，通过预迭代的方式将传统的CORDIC算法的工作范围扩展到了全角度范围，并且加入的预迭代可以统一到流水线结构中.该算法避免了采用传统查表方法耗费大量ROM资源，从而不利于芯片实现小型化和低功耗化的缺点，通过加法和移位操作计算基本的超越函数，可以采用迭代算法实现高精度的频率合成，在保证高速、高精度频率输出的同时节省了硬件资源.硬件平台仿真结果表明，该算法占用很小的硬件资源，能够产生高速、高精度的频率输出，可以应用于直扩接收机中.     

一种具有任意倍升采样的高速率脉冲成型算法

针对高速数字通信系统中实现任意倍采样率的信号脉冲成型滤波问题,文章提出一种基于查找表思想的可灵活改变采样率的高速通用实现算法.该算法采用FIR滤波器结构,通过将不同采样率转换映射为对查找表地址的寻址问题,实现一定范围内的任意倍采样率的灵活变换;同时结合流水线结构和改进的全并行分布式算法,实现高速率脉冲成型滤波功能,并在硬件平台上进行验证.所提算法具有占用资源低、实现速率高、性能稳定、且可在一定范围实现任意倍可变采样率的特点.     

基于Spark平台的FP-Growth算法优化与实现

针对FP-Growth算法面对海量数据挖掘时串行操作机制出现内存瓶颈或者数据挖掘失效等问题,提出将基于Spark平台的FP-Growth算法在数据分组策略和项头表结构两方面进行优化。一方面提出一种S型的负载权值均衡分组的方式;另一方面,设计出一种新的项头表结构,此结构包含Hash查找表,能有效降低查找时间复杂度。实验证明,优化的基于Spark平台的FP-Growth算法(OptFP-Spark算法)具有更高的并行运算加速比、更好的并行挖掘效果及更高效的计算效率。     

北斗信号捕获相位相干算法的设计与实现

针对北斗二号卫星导航系统信号捕获运算量大的问题,提出一种利用相位相干算法搜索起始码相位的方法,并给出基于现场可编程门阵列(FPGA)的相位相干算法的具体实现方案,算法中关于旋转因子运算的问题主要借助坐标旋转数字计算方法和查找表方法得以解决。编译综合及仿真结果皆表明,与传统快速傅里叶变化(FFT)算法相比,新方法只需用到复数加法,运算量小,且能正确捕获信号。     

应用STEP7复杂数据类型实现查表程序

在自动控制系统的算法实现中,查表是一种非常有用的操作,PLC实现模糊控制、专家系统等先进控制方法都需要查表。但目前大多数PLC都没有提供现成的查表指令,实现查表程序都比较麻烦且效率低下。探讨如何通过西门子S7系列PLC使用STEP7复杂数据类型及复杂参数类型,实现间接寻址的查表程序。     

改进型MVR-CORDIC算法研究

分析了CORDIC算法的基本原理和MVR-CODIC算法的特点。在此基础上,提出了一种改进型MVR-CODIC算法,利用查ROM表代替原算法中比例因子的计算方法,讨论了改进后算法的所需ROM表的容量,给出了实现框图。实验证明,改进型MVR-CODIC算法更适合于用大规模集成电路实现。