UHF RFID阅读器基带处理接收端电路的设计

根据UHF RFID阅读器实现的IQ两路正交调制解调的零中频方案,设计和实现了阅读器基带处理芯片接收端电路,包括电路总体结构及解调器、解码器等关键模块的设计,完成其RTL设计、仿真及FPGA原型验证.该设计在物理层数据编码、调制方式及其他关键技术进行了改进,性能上有很大的提高.     

基于EPC Class-1 Generation-2标准的RFID阅读器设计

文章设计了基于EPC Class-1 Generation-2标准、工作于UHF频段的RFID(Radio Frequency Identification)阅读器:在介绍RFID阅读器总体架构的基础上,给出了本设计的硬件结构和软件流程;重点阐述了阅读器基带部分信号处理的软件实现和多标签共享信道的防碰撞算法实现.     

低功耗UHF频段RFID标签数字基带电路

通过对UHF频段EPC Global Class1 Generate2协议进行分析,详细论述了符合协议要求的被动式无源射频身份识别(RFID)标签的数字电路系统方案,并提出了一种新颖的、针对RFID标签的数字基带低功耗电路。在0.18 μm CMOS工艺环境下,使用Synopsys工具对电路进行前端综合和后端物理实现,同时对电路的功耗进行了简要的分析。仿真及测试结果表明,该标签数字基带电路功能符合协议要求。     

一种低功耗UHF RFID标签数字基带处理器

超高频射频识别(UHF RFID)电子标签的低功耗设计是当前的研究热点与难点。数字基带部分的功耗占芯片总功耗的40%以上,而时钟模块的功耗约为基带部分的50%。针对此问题,设计了一种兼容EPCTM C1 G2/ISO 18000-6C协议的新型UHF RFID标签数字基带处理器。围绕时钟信号设计了新型数字基带架构,引入局部低功耗异步电路结构,并采用模块时钟的门控动态管理技术,尽可能降低功耗。该数字基带电路在FPGA上完成了功能实测,采用SMIC 0.18 μm CMOS完成了芯片级的逻辑综合及物理实现。结果表明,版图面积为0.12 mm²,平均功耗为 8.8 μW。     

UHF RFID无线通信编码模块的设计与实现

射频识别(RFID)技术是一门新兴的自动识别技术,其主要核心部件是读写器和电子标签[1].RFID通信的实现主要是依靠读写器中的无线收发模块来完成,所以读写器中无线收发模块的基带数据的接收和发送是当前研究UHF频段RFID系统的热点之一,这又涉及到了基带数据的编码解码的实现.本文根据IS018000-6C[2]提出的新的RFID空中接口通信的协议标准,提出了一种通用基带数据编码方法,并实现了UHF频段RFID系统通信时基带数据的编码方式,然后通过FPGA进行仿真验证.     

一种手持式超高频RFID阅读器的设计

设计了一种基于AS3992的手持式超高频RFID阅读器。阅读器的射频收发电路由AS3992内部集成的射频模拟前端和协议处理系统构成,基带控制由S3C2440建立的最小系统实现。对AS3992射频模块电路进行了介绍,针对天线设计了阻抗匹配电路,对S3C2440外围电路进行了设计,同时设计了Linux系统下各硬件的驱动程序以及应用程序,最后对设计的阅读器进行了测试分析。结果表明,阅读器能支持ISO/IEC 18000-6C协议,并且具备了可手持、发射频率可调、功能易扩展等特点,满足智能物联网市场的需求,有非常好的应用前景。     

高速∑-ΔDAC中插值滤波器的设计

基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。     

0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计

采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.     

UHF RFID无线通信编码模块的设计与实现

射频识别（RFID）技术是一门新兴的自动识别技术,其主要核心部件是读写器和电子标签。RFID通信的实现主要是依靠读写器中的无线收发模块来完成,所以读写器中无线收发模块的基带数据的接收和发送是当前研究UHF频段RFID系统的热点之一,这又涉及到了基带数据的编码解码的实现。本文根据IS018000-6C提出的新的RFID空中接口通信的协议标准,提出了一种通用基带数据编码方法,并实现了UHF频段RFID系统通信时基带数据的编码方式,然后通过FPGA进行仿真验证。     

符合EPC C1G2标准的阅读器数字基带编解码模块设计和FPGA验证

编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码.本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证.编解码模块包括CRC编码和校验,PIE编码,FM0解码.FFGA验证结果显示该设计能够在协议规定的频率范围内正常工作.