高k栅介质/金属栅结构CMOS器件的等效氧化层厚度控制技术

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。综述了国内外对纳米尺度CMOS器件高k栅介质的等效氧化层厚度(EOT)控制技术的一些最新研究成果,并结合作者自身的工作介绍了EOT缩小的动因、方法和展望。     

先进的Hf基高k栅介质研究进展

随着CMOS器件特征尺寸的不断缩小,SiO2作为栅介质材料已不能满足集成电路技术高速发展的需求,利用高k栅介质取代SiO2栅介质成为微电子技术发展的必然.但是,被认为最有希望替代SiO2的HfO2由于结晶温度低等缺点,很难集成于现有的CMOS工艺中,新型Hf基高k栅介质的研究成为当务之急.据报道,在HfO2中引入N、Si、Al和Ta可大大改善其热力学稳定性,由此形成的高k栅介质具有优良的电学特性,基本上满足器件的要求.本文综述了这类先进的Hf基高k栅介质材料的最新研究进展.     

恒压应力下超薄Si_3N_4/SiO_2叠层栅介质与SiO_2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

超薄Si3N4/SiO2（N/O）stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究．结果表明，同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较，前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者．在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μｍ的CMOS器件，器件很好地抑制了短沟道效应．在Vds=Vgs=±1.5V下，nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μｍ和－281.3μA/μｍ，对应Ioff分别是8.3nA/μｍ和－1.3nA/μｍ．     

超薄Si3N4/SiO2(N/O) stack栅介质及器件

成功制备了EOT(equivalent oxide thickness)为2.1nm的Si3N4/SiO2(N/O) stack栅介质,并对其性质进行了研究.结果表明,同样EOT的Si3N4/SiO2 stack栅介质和纯SiO2栅介质比较,前者在栅隧穿漏电流、抗SILC性能、栅介质寿命等方面都远优于后者.在此基础上,采用Si3N4/SiO2 stack栅介质制备出性能优良的栅长为0.12μm的CMOS器件,器件很好地抑制了短沟道效应.在Vds=Vgs=±1.5V下,nMOSFET和pMOSFET对应的饱和电流Ion分别为584.3μA/μm和-281.3μA/μm,对应Ioff分别是8.3nA/μm和-1.3nA/μm.     

HfO2／Si（001）界面层的TEM研究

随着微电子技术的迅猛发展，集成电路的集成度不断增大，器件的尺寸不断缩小。当MOSFET尺寸缩小到0．1nm的尺度以下时，栅氧化层的等效厚度（在保持栅电容值不变的条件下，以相对介电常数为3．9的SiO2作为标准得到的栅介质层厚度）需要小于3nm。如仍采用传统的氧化硅作为栅氧化层介质，电子的直接隧穿效应和栅介质层所承受的电场将变得很大，由此引起栅介质的漏电流增大和可靠性下降等严重问题，严重阻碍了MOS器件的进一步发展。因此，人们提出了采用高介电常数的栅介质（通常称为高K栅介质）替代传统氧化硅的解决方法。利用高K介质材料替代传统氧化硅作为栅介质，可以在保持等效厚度不变的条件下，增加介质层的物理厚度，因而可大大减小直接隧穿效应和栅介质层承受的电场强度。新型高K栅介质研究已成为国际微电子领域的热门研究课题之一。     

高k栅介质材料的研究进展

综述了超薄SiO2栅介质层引起的问题、MOS栅介质层材料的要求、有希望取代传统SiO2的高k栅介质材料的研究进展.提出了高k栅介质材料研究中需进一步解决的问题.     

叠层高k栅介质中远程界面粗糙散射的理论模型

利用双子带近似,从理论上研究了远程界面粗糙散射对叠层高k栅介质MOSFET反型载流子迁移率的退化作用,模拟了叠层高k栅介质结构参数和材料参数对远程界面粗糙散射的影响。结果表明,对于精确的迁移率模型,远程界面粗糙散射必须加以考虑,另外,在设计叠层高k栅介质MOSFET时,在EOT得到满足的条件下,尽可能利用具有较高介电常数的界面层和具有较低介电常数的高k栅介质,可以减小迁移率退化。     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

具有无机有机双绝缘层和修饰电极的薄膜晶体管

研究了有机薄膜晶体管器件.器件是以热生长的SiO2作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.实验表明采用一种硅烷耦合剂-十八烷基三氯硅烷(OTS)修饰SiO2可以有效地降低栅绝缘层的表面能从而明显提高了器件的性能.器件的场效应迁移率提高了2.5倍、阈值电压降低了3 V、开关电流比从103增加到104.同时我们采用MoO3修饰铝作为器件的源漏电极,形成MoO3/Al双层电极结构.实验表明在同样的栅极电压下,具有MoO3/Al 电极的器件和金电极的器件有着相似的源漏输出电流Ids.结果显示具有OTS/SiO2双绝缘层的及MoO3/Al 电极结构的器件能有效改进有机薄膜晶体管的性能.     

90nm pMOSFET脱耦等离子体制备氮氧化硅的负偏压温度失稳性(英文)

MOSFET器件继续微缩则闸极氧化层厚度将持续减小,在0.13μm的技术闸极二氧化硅的厚度必须小于2nm,然而如此薄的氧化层直接穿透电流造成了明显的漏电流。为了降低漏电流,二氧化硅导入高浓度的氮如脱耦等离子体氮化制备氮氧化硅受到高度重视。然而,脱耦等离子体氮化制备氮氧化硅的一项顾虑是pMOSFET负偏压温度的失稳性。在此研究里测量了脱耦等离子体氮化制备氮氧化硅pMOSFET负偏压温度失稳性,并且和传统的二氧化硅闸电极比较,厚度1.5nm的脱耦等离子体氮化制备氮氧化硅pMOSFET和厚度1.3nm的二氧化硅pMOSFET经过125℃和10.7MVcm的电场1h的应力下比较阈值电压,结果显示脱耦等离子体氮化制备氮氧化硅pMOSFET在负偏压温度应力下性能较差。在15%阈值电压改变的标准下,延长10年的寿命,其最大工作电压是1.16V,可以符合90nm工艺1V特操作电压的安全范围内。     

90 nm pMOSFET脱耦等离子体制备氮氧化硅的负偏压温度失稳性

MOSFET器件继续微缩则闸极氧化层厚度将持续减小,在0.13μm的技术闸极二氧化硅的厚度必须小于2 nm,然而如此薄的氧化层直接穿透电流造成了明显的漏电流.为了降低漏电流,二氧化硅导入高浓度的氮如脱耦等离子体氮化制备氮氧化硅受到高度重视.然而,脱耦等离子体氮化制备氮氧化硅的一项顾虑是pMOSFET负偏压温度的失稳性.在此研究里测量了脱耦等离子体氮化制备氮氧化硅pMOSFET负偏压温度失稳性,并且和传统的二氧化硅闸电极比较,厚度1.5 nm的脱耦等离子体氮化制备氮氧化硅pMOSFET和厚度1.3 nm的二氧化硅pMOSFET经过125℃和10.7MV/cm的电场1 h的应力下比较阈值电压,结果显示脱耦等离子体氮化制备氮氧化硅pMOSFET在负偏压温度应力下性能较差.在15%阈值电压改变的标准下,延长10年的寿命,其最大工作电压是1.16 V,可以符合90 nm工艺1 V特操作电压的安全范围内.     

MOSFET栅漏电流噪声模型研究

随着MOSFET尺寸的不断减小,栅漏电流对器件特性的影响日益明显.栅漏电流噪声一方面影响器件性能,另一方面可用于栅介质质量表征,因此对其研究备受关注.由于栅介质噪声研究具有重要意义,文献中已经建立起各种各样的噪声模型,文中对其进行了归纳整理.在此基础上分析了各种模型的特性和局限性,进而探讨了其应用范围.     

Plasma-charging damage in ultra-thin gate oxide

The impact of plasma-charging damage on ultra-thin gate oxide is discussed. The argument for plasma-charging damage becoming less important is examined. Without considering the area and failure rate scaling effect, one mode of charging damage does become less important while other modes continue to be a serious problem. After scaling is properly accounted for, all charging damage remains a serious problem. The problem is more serious for thinner gate oxides because its life time becomes a limiting factor in device scaling. No one has yet made proper measurement for charging damage in the ultra-thin gate oxide regime. Stress-induced leakage current with properly designed tester may be used for ultra-thin gate-oxide damage measurement if one has the required sensitivity in the measurement. However, one must take care to use stress to reveal the latent defects that are hidden by annealing.     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

Thermal stability of Hfl'aON films prepared by physical vapor deposition

We investigate the thermal stability of HfTaON films prepared by physical vapor deposition using high resolution transmission electronic microscope (HRTEM) and X-ray photoelectron spectroscopy (XPS). The results indicate that the magnetron-sputtered HtTaON films on Si substrate are not stable during the post-deposition an-healing (PDA). HfTaON will react with Si and form the interfacial layer at the interface between HfTaON and Si substrate. Hf-N bonds are not stale at high temperature and easily replaced by oxygen, resulting in significant loss of nitrogen from the bulk film. SiO2 buffer layer introduction at the interface of HfTaON and Si substrate may effec-tively suppress their reaction and control the formation of thicker interfacial layer. But SiO2 is a low k gate dielectric and too thicker SiO2 buffer layer will increase the gate dielectric's equivalent oxide thickness. SiON prepared by oxidation of N-implanted Si substrate has thinner physical thickness than SiO2 and is helpful to reduce the gate dielectric's equivalent oxide thickness.