炮射导弹全弹道多参数固态记录仪设计

本文主要以实用的炮射导弹多参数固态记录仪设计过程为背景,在实践经验的基础上,针对通常弹载固态记录仪设计主要面临矛盾问题,提出针对炮射导弹及类似导弹弹载记录仪矛盾问题的解决方法。研究总结了类似环境下通用的弹载固态记录仪整体硬件设计的关键技术和主要思想。设计了具有一定的标准化、模块化、智能化弹载记录仪。     

基于高速eMMC存储的弹载记录仪设计

弹载记录仪是弹上关键设备,为了可以快速准确地记录弹箭开仓时的加速度及角速度飞行参数,提出一种基于高速eMMC存储的弹载记录仪设计方案。介绍系统的总体硬件架构和软件工作流程,重点研究单块eMMC数据读写的逻辑设计,FPGA与eMMC存储之间的数据传递采用串行的方式进行传输,写入速度为20 MB/s,读出速度为44 MB/s,存储容量为32 GB,实现一种高速读/写、低功耗、集成度高的6通道采集系统。实验表明,这个设计可完整读取到30 000 g的冲击数据。     

可回收弹载记录仪系统的设计与实现

针对目前越来越多的导弹武器系统的测试要求,为便于记录导弹在发射和飞行过程中的各种工作参数,文中提出一种基于ARM+FPGA的弹载记录仪系统的设计与实现方案.记录仪由电池供电,在非采集状态下,整个记录仪处于低功耗状态,以降低整体能耗,可根据两种不同的触发信号,记录仪由低功耗状态进入采集状态,同时对弹体所产生的12路模拟信...     

基于Nios II的弹载高速图像存储记录仪

针对传统弹载图像存储记录仪存在硬件电路体积大、系统扩展性差、数据存储速率低等问题,提出了一种基于Nios II的弹载高速图像存储器设计方案。以FPAG片上软核处理器Nios II为控制核心,采用新的双级流水线存储阵列结构实现图像数据的高速存储,通过信号接口阻抗匹配方案有效增强LVDS图像信号接收稳定性。系统能以240Mb/s的速率循环存储图像数据,具有稳定性强和微体积的优点,试验证明系统稳定可靠,能实现弹载高速图像的精准高速存储。     

基于阻抗分析的可靠性数据回收装置设计

针对弹载飞行结束后,在极端环境的作用下,存储器内部状态不明无法读数的情况,设计了一种集阻抗测试与数据回读于一体的数据回收装置。该装置可以对存储器进行阻抗分析,进行硬件状态检测,并设计了以太网重传协议,将存储器内部数据可靠回读。综合多次实地炮击试验现场读数的结果表明,该装置阻抗测试效果好,数据回读可靠性强,系统可以稳定运行。     

高采样频率弹载加速度测试系统的设计

针对在某些测试条件下需要高采样频率的要求,提出一种基于一款可实现高采样频率AD转换芯片（AD9235）的弹载加速度测试系统设计方法。由CPLD控制该AD转换芯片进行模数转换并控制将转化的数据存储到非易失性铁电存储器中,该系统可实现高采样频率为2MHz,体积小,功耗低,耐高过载。经现场实验成功测得弹体在空气炮膛内做加速运动的加速度信号。采用MATLAB软件将系统采集的加速度信号曲线积分得到速度曲线,与现场采用光测速的方法测得的速度相吻合。     

某弹载模块测试系统的设计与实现

根据弹载模块的特点,制定了基于PXI总线的弹载测试系统的设计方案,并对其工作原理进行阐述。该测试系统采用PXI总线结构,整套系统故障诊断能力强,可靠性高,并且已投入某弹载模块的批量生产中。实践证明该系统设计满足用户使用要求。     

基于CPLD的多次重触发存储测试系统设计

提出一种基于CPLD的多次重触发存储测试系统设计方案,详细介绍系统硬件设计以及CPLD内部控制原理．并对CPLD控制电路仿真。该系统体积小、功耗低,能够实时记录多次重触发信号,每次信号记录均有负延迟,读取出数据时,无需程序调整,即可准确复现记录波形,因此重触发技术在存储测试系统中的应用具有重要意义。     

弹载记录器实时监测模式的设计和实现

针对弹载存储测试技术,提出一种具有实时监测功能的弹载记录器,通过配套的测试平台和用户终端软件实时监测弹上环境和工作参数。同时完成数据存储、分析和处理。通过导弹测量参数采集存储系统原理和实时监测模块设计的理论分析,软件仿真和实际测试验证该设计方案的可行性和监测模块的有效性。     

弹载遥测系统天线设计

飞行导弹的特殊应用环境对弹载天线设计提出了特殊的要求,本文以飞行导弹弹载数据遥测为应用背景,对弹载发射天线方案进行分析比较和优化,设计了一种S波段圆极化共形微带天线方案,克服目前弹载天线安装困难、频带窄,易受干扰等缺点。天线的有效工作频带展宽为2243~2263 MHz,中心频率为2250.5 MHz,工作频段内电压驻波<2。采用ANSOFT HFSS软件进行天线性能仿真、测试,表明该弹载天线安装方便,在高冲击高过载条件下天线性能指标优良,所选方案切实可行,可应用于不同设备的遥测和弹载天线应用中。     

Realization of Communication Protocols of RFID R/W Device Based on CPLD

1　ＩｎｔｒｏｄｕｃｔｉｏｎＲＦＩＤｈａｓｅｍｅｒｇｅｄａｓｔｈｅｍｏｓｔｅｆｆｉｃｉｅｎｔｎｏｎ -ｃｏｎｔａｃｔａｕｔｏｍａｔｉｃｉｄｅｎｔｉｆｉｃａｔｉｏｎｓｙｓｔｅｍａｖａｉｌａｂｌｅ[2 ] .ＡｓｉｓｉｌｌｕｓｔｒａｔｅｄｉｎＦｉｇ .1 ,ｉｔｇｅｎｅｒａｌｌｙｃｏｎｔａｉｎｓａｒｅａｄ＆ｗｒｉｔｅｄｅｖｉｃｅａｎｄｓｅｖｅｒａｌａｓｓｏｃｉａｔｅｄｉｎｔｅｌｌｉｇｅｎｔｌａｂｅｌｓ (ｔｒａｎｓｐｏｎｄｅｒｓ) .Ｔｈｅｌａｂｅｌｗｏｒｋｓｉｎａｂａｔｔｅｒｙ ｌｅｓｓ,ｓｅｌｆ ｐｏｗｅｒｅｄｗａｙ…     

智能文电传输终端的设计制作

本文针对机要保密通信要求的现状,设计了一种基于Intel的PXA255和CPLD芯片,Linux操作系统,采用安全性较高的PSTN网络进行通讯,使用AES和RSA加密算法对信息进行加密传输的嵌入式产品方案。实现了文件、传真的加密传输,并提供丰富的办公环境和友好的人机界面。针对系统外部设备的实际应用,提出了采用CPLD来控制外部设备的设计方案。针对系统高保密的要求,在终端系统中采用密钥破碎和密钥随机生成技术,实现信息传输的一传一密。     

基于ATtiny12的专用存储芯片的设计与实现

ASIC芯片全定制费用高、风险大、周期长，因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合，采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机实现芯片全定制将是一个不错的选择。按此设想，文章给出了一种基于微处理器的科学、经济、快速的ASIC芯片功能验证方案，并成功设计出用于某通信设备中的专用加密芯片。     

基于CPLD与CCD的光谱测量数据采集系统设计

介绍了CCD的工作原理和相关双采样的原理,设计了一种基于CPLD与CCD的数据采集系统。利用Verilog语言编程产生CCD和AD9844的驱动时序,AD9844对CCD输出信号进行相关双采样并进行A/D转换,采集到的数据存储至外部存储器。最后,用单片机实现与计算机的串口通信,完成将存储器中的数据传输至计算机。该系统完成了光谱测量数据的快速采集、存储及数据处理,并进行了实验验证。结果表明,该系统具有电路结构简单、成本低、程序修改方便等特点,在光谱分析领域具有一定的应用价值。     

基于USB2.0的边界扫描控制器设计

系统采用CY7C68013及其配置芯片EEPROM完成USB接口部分的功能,采用ACT8990完成边界扫描部分的功能,为完成部分逻辑功能及对此控制器设计的部分电路加密,采用CPLD EPM3032A实现.接着,给出了整个控制器的软件设计方案,具体讨论了CY7C68013的固件设计,以及利用WindowsDDK开发包开发...     

TMS320F2812与ARINC429数据总线之间的通信设计

ARINC429总线是一种应用广泛的航空数据总线,主要用于航空电子设备和系统之间的通信。在描述AR-INC429总线和HS-3282的基础上,提出了TMS320F2812 DSP与ARINC429数据总线通信的设计方法。该系统主要由429数据收发模块和CPLD逻辑控制模块组成。429数据收发模块采用429专用协议收发芯片HS-3282完成429总线数据的格式转换和协议处理,CPLD逻辑控制模块使用CPLD地址译码产生HS-3282所需要的初始化、接收使能、发送使能信号,TMS320F2812通过CPLD逻辑控制对HS-3282进行时序控制来完成TMS320F2812与429总线的通信。结果表明,该系统能实现TMS320F2812与ARINC429数据的100 kb速率的通信,并完成总线数据格式转换。     

基于异步传输的IPSEC安全加密芯片应用

目前配电终端安全加密芯片与MCU之间主要采用SPI总线进行同步通信,由MCU输出网口数据实现配电终端应用层安全加密通信。为进一步提高安全加密防护能力,本文选用IPSEC安全加密芯片直接输出网口数据,芯片与MCU之间采用异步数据传输,实现网络层安全加密防护功能。在此基础上研究了基于安全加密芯片的配电网络双层加密防护应用,通过对内嵌安全加密芯片的终端进行软硬件设计,并研究配电终端与主站之间的加密应用,提升了配电终端加密通信的安全性与可靠性。通过IPSEC极限通信测试、应用加密测试以及现场实际测试,验证了内嵌安全加密芯片的配电终端的加密防护性能。     

基于ARM和CPLD的高速高精度数据采集系统设计

基于CPLD和FIFO,本文设计了一种以S3C2440为控制器,结合高速模数转化器ADS7891、先进先出缓冲器芯片IDT7205构成的高速高精度数据采集系统。设计中主要体现CPLD采集控制逻辑的精确时序配合和FIFO的缓存,使FIFO能够在A/D与ARM之间充当媒介,较好的完成数据传输。     

多通道同步数据采集及压缩系统

介绍一种基于CPLD和DSP的多通道同步数据采集及压缩系统。该系统采用复杂可编程逻辑器件（CPLD）和数字信号处理器（DSP）的体系结构,利用CPLD实现数据采集、缓冲、预处理,并协调系统各部分工作,利用DSP无损压缩采集数据,通过RS422总线将压缩后的数据上传遥测系统;并对无损压缩的相关算法进行比较,最终采用算术编码（ARC）~算法,结论证实该系统切实可行,各项指标满足系统要求。该系统可应用于遥测多路噪声数据。     

基于CPLD的快速数据采集方法在导引头伺服系统中的应用

介绍一种采用CPLD实现快速数据采集的方法。利用CPLD产生周期信号,定时启动A/D转换芯片工作,同时产生满足A/D转换芯片时序要求的数据读取信号,实现对模拟信号的采集及转换数据的读取。CPLD读取的数据存放在其内部开辟的存储区,处理器以总线形式完成对存储区数据的读取,对A/D转换芯片无任何操作。该方法具有采集速度快、占用处理器资源少以及可扩展性好等优点,已成功应用于某导引头伺服系统。