一种基于准浮栅技术的新型低压全差分运算放大器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路。基于准浮栅 PMOS 晶体管,设计实现了全差分运算放大器。在 1.3V 的单电源电压下,运算放大器的最大开环增益为 63.7dB,相位裕度为 63°,单位增益带宽为26.1MHz。利用本文设计的准浮栅全差分运放,设计实现了增益可调的放大器。     

基于准浮栅技术的超低压运放及滤波器设计

准浮栅MOS晶体管的工作原理、电气特性及等效电路的系统采用TSMC0.25μm2P5MCMOS工艺的CMOS准浮栅技术,提出了0.8V运算放大器,最大直流开环增益可以达到76.3dB,相位裕度为75°,单位增益频率为1.05MHz。设计了0.8V一阶CMOS开关电容高通滤波器,滤波器输入输出电压范围为0~0.8V,截止频率为100KHz。     

一种基于准浮栅技术的0.6V,2.4GHz CMOS混频器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路.基于准浮栅NMOS晶体管,对Gilbert混频器电路结构进行改进设计,实现了超低压混频器.基于TSMC 0.25μm CMOS工艺的BSIM3V3模型,采用Hspice对混频器进行了仿真,仿真结果显示,该混频器在0.6V的单电源电压下,仍可以对2.4GHz的正弦信号进行混频,转换增益为-21.8dB,三阶输入截止点的值为34.6dB.     

一种基于准浮栅技术的12位D/A转换器

提出了基于准浮栅技术的1.2V全差分运算放大器.由该准浮栅全差分运算放大器实现了一个12位并行结构的电容定标数模转换器(DAC).所设计的DAC通过按比例缩放方法由两个6位并行DAC组合构成,在提高其分辨率的同时减少了DAC所需的芯片面积,解决了匹配精度随分辨率的增加而下降的问题.最后给出了该DAC的模拟仿真结果.     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

一种用于DRSSADC电路的积分器设计

介绍了一种用于DRSSADC(dual-ramp-single-slop analog to digital converter)电路的积分器设计,该积分器电路采用全差分结构,主要包含了折叠共源共栅运算放大器和改进型开关电路。在分析积分器原理的基础上,主要讲述了改进型开关电路和折叠共源共栅运算放大器的设计。在0.35μm CMOS工艺下,3V电源电压,对折叠共源共栅运算放大器进行了HSPICE仿真。仿真结果表明,该电路的直流增益64.5dB、单位增益带宽7MHz,相位裕度85°,功耗仅为87.5μW,适用于DRSSADC。     

高性能CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器.用Cadence Spectre对电路进行优化设计,整个电路在3.3V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1MHz,建立时间1.06μs.版图面积为410μm×360μm.测试结果验证了该运算放大器电路适用于电源管理芯片.     

一种高增益带宽CMOS全差分运算放大器的设计

介绍了一种采用折叠式共源共栅结构的高增益带宽全差分运算放大器的设计和实现,详细讨论了折叠式共源共栅放大器的电路结构、共源共栅偏置电路,以及开关电容共模反馈电路(SCCMFB).电路的设计基于CSMC 0.5μm DPTM 5V混合信号工艺.仿真结果表明,该电路在5V电源电压下具有64 dB直流开环增益、155 MHz单位增益带宽.通过在一款ADC电路中流片验证,该放大器达到设计指标要求.     

一种12位125MS/s的SiGe BiCMOS采样保持放大器

提出了基于TSMC 0.35μm锗硅(SiGe)BiCMOS工艺的全差分跨导运算放大器(OTA),充分利用了异质结晶体管(HBT)共射共基结构的大跨导、小寄生效应、低噪声等特性.采用共源共栅以及增益倍增技术的负载管,在3.3V单电源下,开环增益为92.2dB,单位增益频率为1.26GHz,相位裕度为61.1o(负载为550fF时),差分输出摆幅为3V,以此OTA为核心的采样保持放大器(SHA)的最大采样频率为125MHz.     

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计

本文基于SIMC 0．18μm CMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1．8V电压下,运算放大器的直流开环增益为62．1dB,单位增益带宽达到920MHz。