Si基芯片光互连研究进展

综述了近年来Si基光互连,尤其是和微电子工艺兼容程度较高的芯片间和芯片内的光互连的进展。Luxtera公司已经率先实现了除光源外的所有光子器件的单片集成,IBM也提出并开始实施微电子学领域的片内光互连的技术方案,但Si基光互连大部分还停留在各构建单元器件性能提高的阶段,例如Si基发光、Si波导、Si波导耦合器、Si基调制器及光开关、Si基探测器以及用于光波导器件阵列的WDM技术。此外,还对Si基光源、光纤耦合、偏振敏感性以及光子器件的热稳定性提出了看法。总之,随着各种构建单元器件的综合性能、CMOS工艺兼容度、制备成品率的提高以及光电融合单片集成工艺的突破,光互连最终会成为现实,并引发微电子技术和IC行业的下一场革命。     

非电量测量与设备

Y98-61303-895 9906447单片 CMOS 风速计=Single-chip CMOS anemometer[会,英]/Mayer,F.& Haberli,A.//1997 IEEE Inter-national Electron Devices Meeting.—895～898(AG)文章首次报道了一种封装的单片风速计微系统。该系统包括一个带有片上功率管理信号调节和模-数转换的热 CMOS 流量传感器。该系统是由生产 IC 工艺之后又经 CMOS 微机械加工工艺制造完成的。在挠性衬底上采用倒装片互连技术对该系统进行封装。通过试验证明风速测量范围为0～30m/s,动态范围为65dB,其总功耗是3mW。参19     

1.25Gb/s InP基多量子阱激光器与HBT驱动电路的单片集成

描述了一种基于InP材料沿[011]晶向湿法化学腐蚀形成平滑侧壁实现的InP基多量子阱激光器和异质结双极晶体管驱动电路单片集成.通过一个横向缓冲台面结构,降低了激光器阳极和晶体管集电极互连工艺的难度,改善了光发射单片光电集成电路的可制造性.采用该方法制作的光发射单片直流功耗为120mW,在码长223-1传输速率1.5Gb/s伪随机码信号调制下有清晰的眼图,光输出功率为2dBm.     

1.25Gb/s InP基多量子阱激光器与HBT驱动电路的单片集成

描述了一种基于InP材料沿[011]晶向湿法化学腐蚀形成平滑侧壁实现的InP基多量子阱激光器和异质结双极晶体管驱动电路单片集成.通过一个横向缓冲台面结构,降低了激光器阳极和晶体管集电极互连工艺的难度,改善了光发射单片光电集成电路的可制造性.采用该方法制作的光发射单片直流功耗为120mW,在码长223-1传输速率1.5Gb/s伪随机码信号调制下有清晰的眼图,光输出功率为2dBm.     

多核之间光互连技术的研究

随着集成电路技术的发展,单个芯片上核的数目不断增加,多核将成为芯片体系架构的未来发展趋势。核间的互连成为芯片设计中的一个关键技术。传统的片上电互连在带宽、时延、能耗和可靠性等方面都面临挑战,光互连可以很好地解决这些问题。本文对现有片上光互连的集成光电子器件发展进行了综述,在此基础上研究了一个典型的多核光互连系统,对网络结构、节点组成和通信过程等逐一进行了分析。结果表明,光互连是未来多核系统的有效互连方式。     

基于HV-CMOS工艺集成PIN光敏元的CMOS传感器设计

PIN光电二极管相对于pn结型光电二极管具有结电容小、量子效率高等优点,但采用标准低压CMOS(LV-CMOS)工艺研制的CMOS传感器只能实现基于n阱/p衬底的pn结光敏元与片上电路的集成,高压CMOS(HV-CMOS)工艺的发展为CMOS电路与PIN光敏元列阵的单片集成提供了可能。基于HV-CMOS工艺设计了一种集成PIN光敏元列阵的CMOS传感器,并对器件的光电响应进行了测试评估。结果表明,集成PIN光敏元的CMOS传感器具有更高的像素增益和量子效率,而暗电流、输出摆幅、线性度等特性保持良好。在500~900nm宽波段范围内,器件的量子效率均达到80%以上,在950nm附近的量子效率达到25%,优于采用其他工艺制作的CMOS传感器。     

带光输入光输出窗口的CMOS—SEED集成芯片

通过国际合作的方式成功研制出了我国首片带光输入光输出窗口的CMOS-SEED集成芯片. 带光输入光输出窗口的CMOS-SEED集成芯片是采用倒装焊的制作工艺把CMOS大规模集成电路和SEED光电子器件结合起来.制作时首先分别利用硅CMOS VLSI工艺及GaAs SEED工艺,制作硅CMOS VLSI电路及SEED列阵,再在两种芯片表面特定位置淀积焊柱,然后将两种芯片面对面精密对准、焊合,最后去除SEED背面的GaAs衬底.作为光接收和光调制器的SEED像元是有高速率、高灵敏度和低功耗,光开关速率可达10 ps量级的光电子器件,SEED像元光窗口的大小为10 μm×10 μm,间距为250 μm.SEED光窗口接收到的光信号进入CMOS电路,经多级放大,由路由控制电路选通路由后,交换到SEED光窗口驱动电路的输入端,调制抽运光源,将交换后的信号由SEED光窗口输出.CMOS电路用16个16选1开关来完成16×16 Crossbar交换矩阵的功能.我们设计完成了CMOS逻辑电路和CMOS集成电路版图,在HP公司采用0.35 μm的生产工艺投片,由Lucent公司Bell实验室提供SEED列阵并完成倒装焊工艺. 用带光输入光输出窗口的CMOS-SEED集成芯片设计制作了自由空间16×16 Crossbar光学交换模块,由二维光纤列阵接口器件及光学系统完成光信号的输入输出,实现了光信号的交换.(OD8)     

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准0.6μm CMOS工艺设计了以反向击穿硅p-n结为基础的光发射器件.讨论了该器件的光发射机理.利用商业模拟软件对器件的工作特性进行了模拟,包括器件的正向和反向I-V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等.结果表明该器件是一种很有前途的硅发光器件,在光互连等领域具有广阔的应用前景.     

片内光通信技术综述

在纳米工艺水平下,传统的铜线互连已经很难满足集成电路芯片在延迟、带宽、功耗等方面的要求,片内通信问题已经成为集成电路设计的瓶径.文中根据片内光器件集成技术的最新进展,介绍了采用片内光互连代替电互连的最新技术及其性能方面的优势.文中重点总结了片内光互连的三种典型应用.首先,介绍了片内光时钟分布网络;其次,从应用的角度分析了光电总线结构相对于单纯电总线在性能上的提升;最后,介绍了一种新的片上光网络,它集成了片内电的包交换控制网络和宽带电路交换光网络.仿真和实验结果表明,光互连能够为高集成度纳米级芯片提供高带宽、低延迟,小功耗的片内通信服务.     

1.55μm光发射OEIC技术研究

采用一种新的基于InP材料在[0 11]晶向化学腐蚀形成的平滑剖面的互连工艺和两次曝光光刻技术,设计并制作了带有1.55μm多量子阱激光器和InP/InGaAs 异质结双极晶体管驱动电路的光发射单片光电集成电路.在1.5Gbit/s 223-1伪随机码调制下器件有张开的眼图,光输出功率为2dBm,芯片功耗约120mW.     

光互连研究进展

光互连在高度并行、高速、大容量的数字系统和智能计算等领域显示了卓越的潜能。文章首先比较了在超大规模集成系统（ＶＬＳＩ）中光互连和电互连的优劣,总结了各种类的光互连及近年取得的新进展,并分析了光互连遇到的困难和未来前景。     

CMOS／SEED光电子集成Crossbar互连网络的实现及控制

本文报道了光电子集成 Crossbar互连网络的光学实现及电控制方法。采用带光窗口的 CMOS/SEED灵巧像元列阵作为逻辑控制交换开关节点 ,输出光强的高低态对比度约为 1.4。由波长为 85 0 nm的半导体激光器发出的光束经过位相计算全息光栅分束器分束 ,形成 8× 2的光束阵列 ,为 CMOS/SEED光调制器窗口列阵提供泵浦光源 ,采用精密加工的高精度二维光纤阵列作为信号输入、输出接口器件。采用计算机并口产生电控制信号实现网络的交叉连接功能 ,编制了相应的控制软件。实验上完成了 16× 16 Crossbar光互连网络的交换功能     

An approach to the optical interconnect made in standard CMOS process

A standard CMOS optical interconnect is proposed, including an octagonal-annular emitter, a field oxide,metal 1-PSG/BPSG-metal 2 dual waveguide, and an ultra high-sensitivity optical receiver integrated with a fingered P/N-well/P-sub dual photodiode detector. The optical interconnect is implemented in a Chartered 3.3-V 0.35-μm standard analog CMOS process with two schemes for the research of the substrate noise coupling effect on the optical interconnect performance: with or without a GND-guardring around the emitter. The experiment results show that the optical interconnect can work at 100 kHz, and it is feasible to implement optical interconnects in standard CMOS processes.     

基于标准CMOS工艺的Si基光发射器件

基于反偏雪崩击穿的发光原理,按照Chartered 0.35μm标准CMOS工艺要求,设计并制作了一种Si基光发射器件。在室温下对器件特性进行了初步测试,正向导通电压为0.75V,反向击穿电压为8.4V,能够在一个较宽的电压范围(8.4～12V)内稳定工作。总结了工艺对器件电学特性的影响,并将该器件结构与Snyman等人研究的器件结构进行了比较分析。该器件较强的边缘发光在平面结构的Si基片上集成光互联系统中将会有一定的应用价值。     

航空单芯光缆标准研究与制定

航空光缆主要应用于机载领域的控制设备、传感设备、通信设备之间的互联。本文主要介绍了航空光缆的类型,国内外标准现状,单芯航空光缆标准制定,并对国内和国外航空光缆产品标准体系中关于光学性能、机械性能和环境性能等项目的设置进行了对比分析。     

基于偏振的大容量紧凑型全光互连系统

作为高可靠性、快速和灵活调制的通信手段 ,全光通信需要实现全光互连。由于自由空间方案充分利用了光学系统固有的二维优势而显得更有竞争力。文中提出一个基于偏振编码 ,适用于动态光互连的方案 ,并给出全连接系统的增长规律。所提出的方案大大降低了互连系统的价格和复杂性 ,具有现实可行性     

Prismatic Coupling Structure for Intrachip Global Communication

Metal wires for global communication on integrated circuits have become problematic as device integration densities scale with rapid advancements in CMOS technology. They may not be able to deliver the growing bandwidth requirements of future microprocessors. Optical interconnect technologies may provide a solution to meet this challenge and extend Moore's law. In this paper, a novel guided-wave optical interconnect fabric aiming to replace the slow global metal interconnections is proposed and analyzed. The reflection-mode multiple-quantum-well-modulator-based optical interconnection approach is projected to achieve high coupling efficiency and be compatible with standard CMOS processes. The key notion is a prismatic coupling structure that is embedded in the optical waveguide and therefore has a very small footprint in the circuit. Ray-trace and finite-difference time-domain simulation results predict high coupling efficiency of this structure.      

硅基光开关及阵列研究进展北大核心

随着网络传输数据的爆炸式增长,传统集成电路芯片面临着难以进一步提升交换速率及继续扩大容量等挑战。相较于传统电子芯片,硅基光子器件具有交换速度快、功耗低、带宽大和与CMOS工艺兼容性好等优点,可满足下一代全光交换网络、数据中心和高性能计算光互连的迫切需求,被视为在后摩尔时代突破芯片容量最具前途的解决方案,受到日益广泛关注。文章介绍了硅基光子芯片中光开关单元及阵列的技术原理和发展现状,重点论述了MZI型、MRR型开关单元,以及常见阵列拓扑结构,介绍了近年来大规模光开关阵列的国内外研究进展,讨论了未来硅基光开关及阵列研究中面临的主要问题和解决方法。     

可重构阵列处理器光电混合互连原型系统实现

高效视频编码(HEVC)标准在提升编码性能的同时,对系统带宽提出了更高的要求。传统电互连方式存在带宽小和时延大的问题,而光互连的高带宽和低功耗为片上资源数据通信提出了新的解决方案。然而由于工艺水平的限制,集成光器件无法在现场可编程门阵列(FPGA)芯片内部实现。采用片外光器件模拟片上光互连系统可以达到原型验证的目的。文章基于BEE4开发平台在单片上采用电互连方式进行数据通信,在Xilinx V6系列芯片间通过接入4通道小型可插拔+(QSFP+)光模块搭建光通信链路,构建光通信网络,实现了光电混合互连网络原型系统。以分辨率176×144的标准测试序列akiyoqcif176×144.yuv为例进行测试,实验结果表明,以光链路替代片间电通信能够正确实现,且板间传输时间仅为电互连的一半,综合频率为51.327 MHz。     

并行计算机系统的光WDM互连链路

光波分复用 (WDM)互连接是并行计算机系统克服“电子瓶颈”的可行方案 ,光纤传输的特性可使大容量、低时延、低误码率传输的并行计算机互连成为现实。探讨了并行计算机光WDM互连的一种结构 ,分析研究了其中的关键技术 ,并设计了一个实验系统。分析和实验表明采用光WDM互连可以实现超大容量的并行计算机系统