基于边信息的分布式视频压缩感知的残差重构

压缩感知(Compressed Sensing,CS)结合了视频信号的变换和信息压缩过程,为简化编码算法提供了一种新的解决思路.把分布式视频编码(DVC)和CS结合在一起,构建简单的视频编码框架,并利用原始视频帧与边信息之间的相关性进行残差重构,提出了一种基于边信息的分布式视频压缩感知编解码方案.此方法对关键帧采用传统的帧内编、解码;对非关键帧CS进行随机观测提取观测向量,解码端利用优化的边信息和传输的CS观测向量进行联合重构.实验结果表明,该方法在运动较平滑的序列中比参考方案的恢复质量提高了4 ～6 dB.     

一种可快速编码的QC-LDPC码构造新方法

为解决LDPC码的编码复杂度问题,使其更易于硬件实现,提出了一种可快速编码的准循环LDPC码构造方法。该方法以基于循环置换矩阵的准循环LDPC码为基础,通过适当的打孔和行置换操作,使构造码的校验矩阵具有准双对角线结构,可利用校验矩阵直接进行快速编码,有效降低了LDPC码的编码复杂度。仿真结果表明,与IEEE 802.16e中的LDPC码相比,新方法构造的LDPC码在低编码复杂度的基础上获得了更好的纠错性能。     

基于LDPC码IEEE802.16e中的性能研究

LDPC码是一种逼近香农限的,易实现和系统复杂度低的优秀的线性纠错码. IEEE 802.16e采用0FDM（正交频分复用）作为物理层调制标准技术,是在空中接口协议802.16d的基础上支持移动特性.本文简要介绍了LDPC码,并对LDPC码在IEEE802.16e协议规定的环境下进行了仿真.仿真结果表明LDPC码在OFDM子载波之间实现联合编码,可以有效对抗多径信道中的深度衰落,相比传统的纠错码有更优越的性能.     

IEEE802.16e标准的LDPC编码器设计及硬件实现

介绍了一种用FPGA实现满足IEEE802.16e协议的实时LDPC(Low Density Parity Check,低密度奇偶校验码)编码器的设计方法.设计充分利用校验矩阵H中循环右移的特点,有效地实现了线性编码.用Verilog语言和Matlab语言联调,最终实现了基于802.16e协议的编码器.得到的FPGA综合报告表明,在占用比传统编码器更少的存储资源的条件下,编码器符合802.16e标准的要求,能够被标准所运用.     

准循环LDPC码的部分并行译码算法

IEEE802.16e标准定义的准循环低密度奇偶校验(LDPC)码是一种线性分组码。针对LDPC码校验矩阵的稀疏准循环特性,对基于部分并行结构的归一化最小和(NMS)译码算法进行了研究,给出了译码信息量化和信息交换的方法。通过数值仿真验证了译码算法在高斯信道中的译码性能,并利用现场可编程门阵列(FPGA)对该译码算法进行了实现。     

基于WiMax的LDPC码解码器的实现

提出了一种基于WiMax 802.16e标准的LDPC码解码器结构,该结构采用了基于修正的SP算法的串并行结构,支持19种协议规定的校验矩阵及码字长度,以及六种不同码率的LDPC码的解码,并在是否使用分层解码两种情况下进行了仿真验证,降低了解码延时和误码率.     

一种快速编码的半随机LDPC码构造研究

低密度奇偶校验码(LDPC码)具有逼近Shannon限的优异纠错性能,在信道编码领域的应用越来越广泛,但是LDPC码的编码复杂性一直是制约其普遍应用的突出问题。奇偶校验矩阵的结构则直接决定着LDPC码的编码复杂度和译码性能。提出一种准双对角线结构的半随机LDPC码奇偶校验矩阵的构造方法,它具有IEEE 802.16e标准LDPC码的优异纠错性能和低编码复杂度,同时在码率、码长、基础校验矩阵和扩展因子等设计方面更具灵活性,能更好地适应工程实践的需要。采用这种构造方法,以(16 384,8 192)LDPC码为例进行快速迭代编码,能够获得优异的译码性能,可以用于实现高速率低复杂度的LDPC译码器设计。     

低复杂度的基于迭代译码的LDPC编码方法

基于迭代译码的LDPC编码方法,是一种分两个阶段编码的方法,然而对校验矩阵的列交换以及添加新行都会增加编码所需的存储资源.文中着力于寻找低复杂度实现该编码算法的校验矩阵,首先研究了重复累积(RA)码的基于迭代译码的编码实现,然后针对802.11n[1]和802.16e[2]中一种类RA码的LDPC码,提出了另一形式的分阶段编码,可以降低编码复杂度.     

基于IEEE802.16e标准的LDPC编码器设计与实现

根据IEEE802.16e标准中对LDPC码的定义,利用FPGA对编码器进行了实现。所采用的算法使用了线性复杂度编码,降低了逻辑资源占用量,并提高了编码速度。     

基于最大余弦比的LDPC码闭集识别

为改善低信噪比条件下LDPC码闭集识别的性能,本文提出了一种基于最大余弦比的软判决识别算法。该算法在分析了最大均值似然比算法存在的问题的基础上,利用LDPC码的编码结构特点,将识别过程归结为二元域中线性关系的检测问题;同时引入能够有效表征线性编码约束关系成立可能性大小的余弦检验函数,基于正确校验矩阵与错误校验矩阵下的余弦检验函数统计特性不同的事实,将两种情况下的余弦比作为编码器判定依据,从而实现低信噪比下LDPC码闭集的有效识别。仿真结果表明,在信噪比为0dB条件下,算法能够可靠识别出常用的IEEE802.16e协议中LDPC码,同时与现有算法相比,算法性能提升近1dB。      

误码条件下LDPC码参数的盲估计

针对非合作信号处理中LDPC码（Low-Density Parity-Check）的盲识别问题,提出了一种容错能力较强的开集识别算法.该算法通过对码字矩阵进行高斯约旦消元找到汉明重量较小的"相关列",并根据"相关列"中所包含的约束关系求得LDPC码的校验向量,然后剔除"相关列"中为"1"位置对应的错误码字.若根据高斯约旦消元求校验向量和剔除错误码字进行迭代无法得到更多校验向量,则对得到的这些校验向量进行稀疏化,再进行译码纠错.最后,综合利用校验向量的求解,错误码字的剔除,校验向量稀疏化,LDPC码译码进行迭代,实现LDPC码校验矩阵的有效重建.仿真结果表明,对于IEEE 802.16e标准中的（576,288）LDPC码,在误比特率为0.0022时,本文算法仍可以达到较好的识别效果.     

On CS Image Reconstruction Using LDPC Code Over Radio Mobile Channel

In this work, the effect of additive white Gaussian noise and fading channel on the compressed sensing or compressive sampling (CS) image reconstruction process are demonstrated. First, the work suggests encoding of the sensed samples by low density parity check code (LDPC) before transmission. It is well known that longer is the length of the LDPC codes better (lower) is the bit error rate (BER) performance. Thus to improve CS reconstruction a method to construct a larger length but 4 cycle free irregular LDPC code structure is also proposed. The code construction is based on the LDPC code in IEEE WiMAX standard. The proposed CS-LDPC structure is then extended for \(4^n\)-QAM to find an optimal set of thresholds by minimizing BER (equivalently symbol error rate) using differential evolution (DE). The algorithm works on the log likelihood ratio values obtained by LDPC decoding. Extensive simulation results show the efficacy of the use of LDPC codes and the trade-off in code rate and measurements on reconstruction quality. Improved performance with the proposed DE based demodulation is also demonstrated.     

一种动态加权的LDPC译码方法

为了加快低密度奇偶校验（LDPC）码的译码速度,有效改善LDPC码的译码性能,针对校验节点更新过程中的对数似然比（LLR）值的大小,设计了一种LDPC码的动态加权译码方法。以IEEE 802.16e标准的奇偶校验矩阵为例,根据LLR值的变化规律,利用增长因子和抑制因子对和积译码算法和最小和译码算法进行动态加权。仿真结果显示,基于动态加权的译码方法相对于传统译码方法误码率都有明显改进,译码复杂度也有所降低。     

Implementation of a Flexible LDPC Decoder

Low-density parity-check codes (LDPC) are among the most powerful error correcting tools today available. For this reason they became very popular in several applications such as the digital satellite broadcasting system (DVB-S2), wireless local area network (IEEE 802.11n) and metropolitan area network (802.16e). Whereas several code-specific decoders have been proposed in the literature, the implementation of a high performance yet flexible LDPC decoder still is a challenging topic. This work presents a novel formulation of the decoding algorithm that strongly simplifies internal communication requirements and enables the development of decoders supporting generally defined LDPC codes. The resulting architecture is tailored to decode both IEEE 802.11n and IEEE 802.16e LDPC codes, as well as any other code of comparable complexity. The implementation cost deriving from the full flexibility offered by the proposed approach is also evaluated.     

A Flexible LDPC/Turbo Decoder Architecture

Low-density parity-check (LDPC) codes and convolutional Turbo codes are two of the most powerful error correcting codes that are widely used in modern communication systems. In a multi-mode baseband receiver, both LDPC and Turbo decoders may be required. However, the different decoding approaches for LDPC and Turbo codes usually lead to different hardware architectures. In this paper we propose a unified message passing algorithm for LDPC and Turbo codes and introduce a flexible soft-input soft-output (SISO) module to handle LDPC/Turbo decoding. We employ the trellis-based maximum a posteriori (MAP) algorithm as a bridge between LDPC and Turbo codes decoding. We view the LDPC code as a concatenation of n super-codes where each super-code has a simpler trellis structure so that the MAP algorithm can be easily applied to it. We propose a flexible functional unit (FFU) for MAP processing of LDPC and Turbo codes with a low hardware overhead (about 15% area and timing overhead). Based on the FFU, we propose an area-efficient flexible SISO decoder architecture to support LDPC/Turbo codes decoding. Multiple such SISO modules can be embedded into a parallel decoder for higher decoding throughput. As a case study, a flexible LDPC/Turbo decoder has been synthesized on a TSMC 90 nm CMOS technology with a core area of 3.2 mm². The decoder can support IEEE 802.16e LDPC codes, IEEE 802.11n LDPC codes, and 3GPP LTE Turbo codes. Running at 500 MHz clock frequency, the decoder can sustain up to 600 Mbps LDPC decoding or 450 Mbps Turbo decoding.     

非正则LDPC码在DSP上的实现

首先简单介绍了非正则LDPC码的结构,给出了一种基于IEEE802.16e直接编码法生成的(576,288)非正则LDPC码的编译码原理。然后详细论述了其在TI定点DSP(TMS320C5510)上的定点化算法实现方式,并在经过C和部分汇编优化后将算法效率提高了70%以上,达到了实时系统要求。最后给出了该LDPC码与(2,1,7)卷积码在AWGN信道下的性能对比,表明这种中短码长的非正则LDPC码较卷积码有较大的纠错性能优势。     

IEEE802.16e标准LDPC译码器设计与实现

LDPC码自在上个世纪90年代被重新发现以来,以其接近香农极限的差错控制性能,以及译码复杂度低、吞吐率高的优点引起了人们的关注,成为继Turbo码之后信道编码界的又一研究热点。利用FPGA设计并实现了一种基于IEEE802.16e标准的LDPC码译码器。该译码器采用偏移最小和（Offset Min-Sum）算法,其偏移因子β取值为0.125,具有接近置信传播（Belief Propagation）算法浮点的性能。译码器在结构上采用了部分并行结构,可以灵活支持标准中定义的所有码率和码长的LDPC码的译码。此外,该译码器还支持对连续输入的数据块进行处理,并具有动态停止迭代功能。硬件综合结果表明,该译码器工作频率为150MHz时,固定15次迭代,最低可达到95Mb/s的译码吞吐率,完全满足802.16e标准的要求。     

A class of deterministic construction of binary compressed sensing matrices

Compressed Sensing (CS) is an emerging technology in the field of signal processing, which can recover a sparse signal by taking very few samples and solving a linear programming problem. In this paper, we study the application of Low-Density Parity-Check (LDPC) Codes in CS. Firstly, we find a sufficient condition for a binary matrix to satisfy the Restricted Isometric Property (RIP). Then, by employing the LDPC codes based on Berlekamp-Justesen (B-J) codes, we construct two classes of binary structured matrices and show that these matrices satisfy RIP. Thus, the proposed matrices could be used as sensing matrices for CS. Finally, simulation results show that the performance of the proposed matrices can be comparable with the widely used random sensing matrices.