红外焦平面列级ADC数字读出电路测试技术研究

数字化红外焦平面器件是焦平面发展的重要方向,其核心是读出电路集成高性能模数转换器(ADC)。分析了读出电路数字化输出后焦平面性能参数的评价方法,阐述了红外焦平面列级ADC的静态测试和动态测试方法,提出了基于斜坡电压输入的过采样原理测试ADC静态性能,提升无误码分辨率测试正确性。针对ADC静态测试和动态测试要求,结合Labview软件和数字采集卡搭建了软硬件测试平台,并通过一款数字焦平面芯片的测试,验证了测试方法和平台适用于行列级ADC数字化读出电路的测试评价。     

基于Matlab和串口通信的ADC动态性能FFT测试法

高速ADC是数字电路系统中不可或缺的组成部分,其动态性能直接决定了系统性能的好坏.ADC的动态性能常用测试方法很多,但都较为复杂.提出了一种新的ADC动态性能FFT测试方法,该方法结合Matlab软件和串口通信两者优势,可以方便快捷地对ADC动态性能进行测试.最后给出了采用该方法对一包含ADC的数字电路系统的ADC动态性能实测结果.     

基于快速傅立叶变换的ADC动态性能评价

为了评价ADC采集的动态性能,比较了常见的ADC动态性能的分析方法,给出了ADC主要动态性能指标,提供了以数据采样模块为评价系统的设计方案。采用快速傅立叶变换对ADC采集数据进行时频转换,重点分析了数据频域特性,讨论了快速傅立叶变换后对动态性能的影响因素,同时提供数据采集电路设计关键技术,结合评价系统给出定量的测试结果并进行分析,验证方法的有效性。     

两种流水折叠分级式ADC及其结构比较

 本文利用模拟余量和模拟余差研制出两种流水折叠分级式ADC,提出了两种电路改进结构——有余差转换和无余差转换,并通过动态性能的测试来对比分析两结构的优缺点.无余差转换的ADC+和由其复合构成的ADC的测试表明,性能分别达到2bits@40MSPS ADC+和2+8bits@40MSPS ADC.对于实际制作的ADC电路,具体给出了结构图以及动态性能测试图.     

高精度模数转换器积分非线性建模与校正

积分非线性（INL）是影响ADC性能重要的参数。文中采用基于建立动态模型的方法,对高精度模数转换器芯片AD6645的积分非线性进行建模与校正,使得AD6645的性能得到大幅提升。测试结果表明,在30 MHz带宽范围内,ADC的无杂散动态范围、信纳比和有效位数等指标均得到提高。另外,此校准算法具有一定的普适性,有望适用于所有流水线ADC的校准。     

ADC测试中INL与THD之间的关系

随着ADC测试技术的不断发展,码密度直方图技术以及采用正弦波输入的离散傅里叶变换(DFT)频域分析技术已经被广泛应用到ADC的仿真和测试分析中。相对于采用DFT进行频域分析获取ADC的动态性能的复杂性来说,采用码密度直方图的方法能简单地得到微分非线性(DNL)和积分非线性(INL)这两个静态性能指标。文章通过对一个10位ADC的行为级模型的仿真分析,阐述了总谐波失真(THD)与INL之间的内在联系,从而提出了通过对INL的测试来评估ADC的THD性能的方法,对今后ADC电路的测试和评估具有指导意义。     

一种用于CMOS图像传感器集成ADC的性能测试系统

在CMOS图像传感器中，A／D起着”承上启下”的作用，承接前端传来的信号，转换成数字后输出，其性能指标直接影响着整个系统的优劣。随着ADC速度和精度的提高，如何高效、准确地测试其动态和静态参数是ADC测试研究的重点。文中阐述了ADC的参数及其测试的原理和方法，并基于Labview软件和数据采集卡构建了ADC的软硬件测试平台．实现了低成本、高可靠性的高精度ADC计算机辅助测试系统。     

下一代光传输系统中超高速ADC芯片性能测试方法

针对下一代光传输系统对模数转换器（ADC）高采样率、大带宽的要求,提出一种针对该类ADC动态性能的测试方法.通过分析光传输系统中ADC芯片的特点,解决了采样时钟无法直接测量,输出数据难以捕获,分辨率不易统计,插损非线性导致带宽测量偏差等问题,并将该方法应用于光传输、雷达、卫星等高数据率场景所用超高速ADC芯片的评测中.测试结果表明,该方法解决了最高采样率70GSPS带宽16GHz的超高速ADC测试的关键问题,基本满足下一代400Gbps光传输系统对ADC动态性能测试的要求.     

F5Networks利用IXIA测试解决方案验证超大规模ADC的性能

应用交付网络（ADN）领域的全球领先公司F5 Networks有限公司与全球领先的汇聚IP性能测试系统提供商IXIA日前宣布了F5最高级VIPRION应用交付控制器（ADC）的性能验证结果。在完全配置4台刀片服务器的情况下对VIPRIONADC进行了测试,展现了业内领先的第7层性能和SSL性能。测试还采用了IXIA的IxLoad．XM12平台和Acceleron—NP加载模块对ADC进行了极限运行。     

高速模/数转换器常规参数的动态测试

高速模拟／数字转换器(ADC)被广泛应用于视频和无线通讯等领域。如何对高速ADC的性能进行准确评估是一个受到高度关注的课题。准确评估高速ADC的性能需要采用动态测试方法。文章运用码密度立方图分析法，分析了高速ADC常规参数，包括失调、微分非线性、积分非线性、失码、增益误差等，的动态测试。     

一种高速ADC动态性能参数测试的新方法

模数转换(ADC)采样电路作为模拟域到数字域的接口,实际应用非常广泛。介绍了ADC动态性能参数定义及测试方法,讨论了基于快速傅里叶变换(FFT)的频域测试法测试高速ADC动态性能参数的可行性,最后给出了实施方案和测试结果。     

ADC testing using interpolated fast Fourier transform (IFFT) technique

An ideal transfer characteristic of an analogue-to-digital converter (ADC) is simulated and an arbitrary nonlinearity error is introduced. A full-scale sine wave is also simulated and applied to ADC input. The interpolated fast Fourier transform (IFFT) technique is used to determine accurately fundamental and other harmonics in the output spectrum of the ADC. The signal-to-noise ratio and the effective number of bits (ENOB) are computed on the basis of FFT and IFFT for different resolutions of ADC and test conditions. The effects of rectangular and Hanning time window functions on the determination of frequency components are reported. The proposed method of dynamic testing of the ADC is useful for users as well as manufacturers.     

An MCT-Based Bit-Weight Extraction Technique for Embedded SAR ADC Testing and Calibration

This paper presents a self-testing and calibration technique for the embedded successive approximation register (SAR) analog-to-digital converter (ADC) in system-on-chip (SoC) designs. We first proposed a low cost design-for-test (DfT) technique that estimates the SAR ADC performance before and after calibration by characterizing its digital-to-analog converter (DAC) capacitor weights (bit weights). Utilizing major carrier transition (MCT) testing, the required analog measurement range is only about 1 LSB; this significantly reduces test circuitry complexity. Then, we develop a fully-digital calibration technique that utilizes the extracted bit weights to correct the non-ideal I/O behavior induced by capacitor mismatch. Simulation results show that (1) the proposed testing technique achieves very high test accuracy even in the presence of large noise, and (2) the proposed calibration technique effectively improves both static and dynamic performances of the SAR ADC.     

基于FPGA的高性能DAC芯片测试与研究

介绍了一种基于现场可编程门阵列（FPGA,field programmable gate array）的高性能数模转换器（DAC,digital to analog converter）性能参数的回路测试方法。以FPGA、DAC和模数转换器（ADC,analog to digital converter）等元器件为硬件测试平台,将待测数字信号转换成模拟信号再转换成数字信号,经过Matlab计算和分析后得到DAC芯片的静态特性参数和动态特性参数。其中失调误差为0.036%,增益误差为3.63%,信号噪声比为58 dB,信号噪声及失真比为57.75 dB,无杂散动态范围为62.84 dB,有效位数为9.3。测试结果表明：测试方法通用性好,精确度高,成本低。