基于FPGA的电梯控制器设计

使用FPGA器件作为主控制芯片,采用模块化设计方法,通过硬件描述语言VHDL对电梯控制器各功能模块进行编程,实现了六层电梯控制器设计。经软件仿真和硬件实现,结果表明该方案能满足设计要求,并能扩展到多层电梯,有较强的实用性。     

基于DDS 的电子相控聚焦系统的设计􀀂

本文提出了采用直接数字合成实现电子相控聚焦系统的设计。在该系统设计中，以FPGA芯片作为核心器件，通过底层软件编程实现高强度聚焦超声的数字化相位调控。实验表明，该设计具有调控准确、可靠性高等优点，对于高强度聚焦超声临床使用具有重要意义。     

应用于FPGA芯片的边界扫描电路

针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现，兼顾芯片功能的测试；同时，加入了器件编程功能。在电路设计中采用单触发器链寄存器技术，节省芯片面积。版图设计采用0．6μm标准CMOS工艺，并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能，并符合IEEE1149．1边界扫描标准的规定，测试结果达到设计要求。     

基于FPGA的实时视频图像采集与显示系统的设计与实现

主要针对目前视频图像处理发展的现状,结合FPGA技术,设计了一个基于FPGA的实时视频图像采集与显示系统。系统采用FPGA作为主控芯片,搭载专用的编码解码芯片进行图像的采集与显示,主要包括解码芯片的初始化、编码芯片的初始化、FPGA图像采集、PLL设置等几个功能模块。采用FPGA的标准设计流程及一些常用技巧来对整个系统进行编程。重点在于利用FPFA开发平台对普通相机输出的图像进行采集与显示,最终能在连接的RCA端口显示屏显示。     

基于FPGA的数字电压表的设计

采用EDA(电子设计自动化)技术和FPGA(现场可编程门阵列)芯片设计数字电压表。整个设计采用VHDL,由ADC0809转换控制模块、数据转换模块、译码模块组成。并在MAX PLUSⅡ下进行软件编程实现正确的工作时序后,将编译结果下载到FPGA芯片上生成SoC(片上系统)。     

基于FPGA的IRIG-B(DC)解码器的设计与实现

在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以及外围接口电路组成,其解码过程则通过VHDL语言编程实现。解码器从接收到的IRIG-B(DC)时间码中,提取时间信息和秒脉冲信号,用于调整本设备的时间。实验结果表明,采用FPGA设计解码器,具有体积小、工作性能稳定和方案实现灵活等特点。     

基于直接数字频率合成的可编程遥测信号源

针对传统的遥测信号源缺乏灵活可配置性、通用性差的问题,提出采用FPGA和DDS技术为核心设计灵活可配置的可编程遥测信号源。该信号源的硬件电路主要由低成本FPGA芯片和DDS芯片组成,采用Verilog语言进行编程,使FPGA控制核心输出不同的相位、频率、波形等控制字信息给DDS芯片,经DDS芯片后输出所需波形。仿真表明,该信号源能够输出频率范围在0～12.5MHz的频率、相位可调的正弦波、三角波、方波等波形信号,具有一定的通用性。     

应用于FPGA的边界扫描设计

针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现,兼顾芯片功能的测试;同时,加入了器件编程功能。     

HDLC的FPGA实现方法

HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多。执行速度慢，实时性不易预测。而FPGA器件则采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。本设计采用Altera公司的FPGA芯片，在QUARTUSⅡ软件平台上实现了多路HDLC电路的设计，并已在某通信产品中应用成功。     

基于Linux系统的FPGA芯片在线加载的设计和实现

分析了一款FPGA芯片程序加载的原理和过程,介绍了一种在Linux操作系统下, CPU模拟JTAG接口时序在线加载Lattice系列器件的设计和实现。通过设计和实现在Linux系统下的设备驱动层,向上层加载应用程序提供调用接口,完成FPGA芯片程序的在线自动加载过程。通过实践表明,该系统具有稳定性高、操作便捷、易用性强以及可移植性强等优点,具有一定的参考意义。     

FPGA最小系统的数字电源设计

文章介绍了一种FPGA最小系统的数字电源设计方法。FPGA最小系统的数字电源包括FPGA端口电压、内核电压、EEPROM配置芯片内核电压等部分。对数字电源产生、软启动、上电时序控制进行了设计改进,可以有效避免数字电源设计不合理造成的FPGA最小系统工作不稳定的设计隐患,对于稳定可靠的FPGA最小系统设计具有重要意义。     

基于FPGA的永磁同步电机控制器设计

提出一种基于FPGA的永磁同步电机控制器的设计方案．该设计可应用于具有高动态性能要求的永磁同步电机伺服控制系统。为提高伺服控制系统的实时性,简化电路及节省成本,该系统设计采用Ahera公司生产的CycloneⅢ EP3C25Q240C8型FPGA器件实现电机控制器。嵌入NiosⅡCPU软核配合片内硬件乘法器及可编程逻辑门阵列,实现软硬件协同工作。通过QuartusⅡ软件自带的SignalTapⅡ嵌入式逻辑分析仪进行板上调试验证。得到带有死区输出的PWM波形。该PWM波形可用于电机驱动。     

基于DSP、FPGA与CAN总线的跟踪控制器设计

DSP和FPGA组成的伺服控制系统能够满足复杂的控制算法要求。通过对TI公司的DSP控制芯片和ALTERA公司的FPGA芯片的功能和特点分析,结合CAN总线与上位机通信,设计了一种基于DSP、FPGA与CAN总线的跟踪控制器。给出了该控制器的功能和硬件结构,以及软件流程设计。重点介绍了该控制器的硬件资源选择,工作原理,基本功能模块构成及算法实现。该控制器能够满足高速跟踪的伺服系统在实时性、精确度和稳定性上的高要求,具有良好的功能扩展能力。     

智能测控电路片上系统的设计与仿真

智能测量控制电路在工业测控及各类消费产品中应用极广,介绍了其基于8bit嵌入式微控制器的单芯片系统的设计及仿真。在单芯片内完成智能测控系统所需的数据调理、模数转换、用户按键输入、数码显示、控制量输出等功能。设计了基于FPGA的硬件仿真平台,验证了系统功能的正确性。本设计具有较强的通用性,可用于多种测控场合。     

基于CAN总线的联合收割机智能控制系统的设计与实现

本文介绍了一种以P87C591单片机为主控器,以谷物流量传感器、谷物湿度传感器、割台高度传感器、地速传感器、升运器转速传感器、DGPS接收机、变量作业控制和智能控制终端为主要外围元件的联合收割机智能控制系统。此系统具有显示直观、准确,使用方便、可靠等优点,代表了联合收割机智能控制系统的最新发展趋势。在系统设计过程中充分考虑了性价比,选用价格低、性能稳定的元器件。通过运行调试,试验结果与设计要求基本一致。     

低电压DSP电源系统设计

简要概述了低电压供电的DSP或FPGA芯片的电源选择和设计方法,以及对DSP芯片供电需要注意的一些问题和电源监控电路在电源系统中的作用。     

基于NiosII的图形用户接口的设计

采用SOPC可编程片上系统技术,将NiosII32位处理器软核嵌入到FPGA现场可编程门阵列中。通过VGA显示控制模块,构建VGA显示系统,该系统具有体积小、功耗低、可靠性强等特点。同时,通过软硬件结合设计,使得系统更有利于修改和重复使用。     

基于FPGA的液晶控制器设计

介绍了一种基于 FPGA 的集成液晶控制器.系统由显示模块和控制模块组成,显示模块(LEM101)为10 bit 多功能通用型器件,内含看门狗(WDT)/时钟发生器,2 种频率的蜂鸣驱动电路,内置显示RAM,及3-4线串行接口.控制器基于1.5万门 FPGA 芯片(Xilinx XC3S1500),易于扩展和升级.利用 Verilog 语言,在 FPGA 芯片中实现了控制模块的设计,通过 GR-XC3S-1500 开发板验证,本设计完全满足对液晶模块的控制要求,并成功应用于光栅测量显示控制系统中.控制模块由四部分组成:存储、译码、串并转换器、输出控制.文章讨论了设计方法和设计过程,给出了部分 Verilog 代码.此外,本设计还创造性地在电源和 FPGA 芯片间插入低成本元件,满足了液晶上电后,初始化命令的延迟要求,从而节约了 FPGA 的硬件资源.     

在FPGA中实现交通灯控制系统的设计

伴随着中国经济的快速发展,城市规模越来越大,机动车辆越来越多,给城市交通带来了巨大压力。而传统交通灯控制系统是通过采用中小规模集成电路,或者是采用单片机和PLC等控制芯片进行设计,从而存在控制精度低、电路设计复杂、系统维护困难、成本居高不下等问题。本文采用FPGA的cyclone II芯片,用Verilog HDL硬件描述语言,通过Quartus II软件进行综合仿真,对各功能模块进行设计,然后通过连线组合各底层模块来实现顶层模块设计。     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。