GSM-R直放站数字下变频的FPGA实现

数字下变频器（DDC,Digital Down Converter）是GSM-R直放站的重要组成部分,它将高速采样的数字中频信号下变频到基带,然后进行抽取,低通滤波。利用FPGA的芯片特性以及先进的软件分析和实现工具,实现了基于FPGA的数字下变频,重点研究了数字下变频器的数控振荡器NCO和多级滤波器的原理和硬件设计仿真,通过FPGA芯片Virtex-4XC4VSX35设计实现了适用于GSM-R直放站的数字下变频器,并对其进行了硬件仿真与验证,结果表明提出的方案正确可行,在工程应用中具有一定的参考价值。     

基于FPGA的数字下变频（DDC）设计

数字下变频（DDC,Digital Down Conversion）是软件无线电系统的关键技术之一,其可将高频数据流信号变成易于后端数字信号处理器（DSP,Digital Signal Processor）设备实时处理的低频数据流信号。给出了一种基于现场可编程门阵列（FPGA,Field Programmable Gate Array）的数字下变频器的设计方案,并详细介绍了组成的下变频器的各个模块：数字振荡控制器（NCO,Numerical Controlled Oscillator）模块、混频模块、以及由积分梳妆（CIC,Cascaded Integrator-Comb）滤波器、半带（HB,Half-Band）滤波器、有限长单位冲激响应（FIR,Finite Impulse Response）滤波器级联而成的抽取滤波模块的设计方法。各个模块的仿真结果表明了设计的正确性,而最后系统仿真结果则表明文中数字下变频技术的设计具有其可行性和实用性。     

数字阵列雷达数字收发ASIC芯片设计

数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计(ADC/DAC/DDC/DDS),给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。     

基于FPGA的高速数字上变频器设计

介绍了一种利用FPGA芯片设计高速数字上变频器的方法。该方法采用一种新的多相插值滤波器结构,利用Xilinx FPGA中的硬核资源DSP48,极大地提高了系统的性能;采用一种并行结构的数字控制振荡器,可产生高数据速率的上变频本振信号。与传统方案相比,利用该方法设计的数字上变频器具有更好的性能和更大的实现灵活性,其输出数字中频信号的数据率可达1 GS/s。另外,利用FPGA芯片的可编程性,可根据需要下载不同的程序代码,以满足不同通信功能的要求。     

四通道数字下变频器ASIC设计

数字下变频(DDC)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术,广泛应用于通信和雷达的数字化接收机中。本文介绍了自主设计的四通道多抽取率数字下变频器ASIC设计,此芯片输入四通道的串行AD采样数据,输出四路经过DDC处理的正交信号。仿真验证了芯片前端设计的正确性。     

数字可编程微波／射频集成锁相源的研制与应用

本文介绍一种数字可编程射频锁相源的设计,及其在ＩＳ－９５标准的码分多址（ＣＤＭＡ）移动通信系统中的应用,它由电荷泵型的数字频率合成器,无源三阶环路滤波器,以及压控振荡器构成。作为ＣＤＭＡ移动通信系统本振源,为其提供射频上／下变频器和中频调制／解调器的本振信号、以及基带部分的参考基准信号,具有低相噪、低工作电压、低功耗的特点。文中还给出了使用ＬＭＸ２３３２Ａ／ＬＭ２３３７双环数字频率合成器研制的锁相振荡源的实例及其测试结果,其相位噪声在偏离载频１０ｋＨｚ处,均优于－９２ｄＢｃ。     

宽带数字下变频器的一种新的实现结构

在软件无线电系统中，由于A／D输出数据流的采样率很高以及信道选择滤波器过渡带宽要求很窄等原因，数字下变频器(DDC)的运算复杂度很高。该文将基于频率响应屏蔽(FRM)方法的FIR滤波器引入到数字下变频器设计中，并详细地研究了此类数字下变频器的高效实现结构和算法复杂度。理论分析与仿真结果表明文中给出的DDC实现结构的计算效率很高。     

基于ISL 5416的数字下变频原理及实现

介绍了软件无线电中数字下变频的原理和实现过程,以及Intersil公司生产的DDC芯片ISL 5416可编程数字下变频器的结构和工作过程,在此基础上,以多通道相关干涉仪系统作为应用背景,对其中数字下变频器件在不同工作带宽下的输出数据进行了分析,说明了ISL 5416能灵活地实现多种带宽下的信号下变频,为解决软件无线电中的可变带宽数字下变频提供了解决方案。     

基于数字下变频器GC1012B的数字中频接收机

数字下变频是软件无线电（Software Defined Radio，简称SDR）核心技术之一。本文介绍了数字下变频器GC1012B，并基于这款芯片实现了一个宽带可编程数字中频接收机。     

HSP50216在高频地波雷达数字IF接收机中的应用

全数字化接收机是实现软件无线电技术的重要基础，本文研究基于可编程四通道数字下变频器HSPS0216实现高频地波雷达数字接收机设计的若干关键技术。重点讨论了如何利用HSPS0216实现数字信号的抽取滤波以降低信号速率，并以远程高频地波雷达为例分析了HSPS0216进行抽取滤波的实现效果。实验证明，HSPS0216大大提高了接收系统的灵活性，同时也提高了系统的技术指标。     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

基于并行FIR滤波器结构的数字下变频

对宽带信号进行并行处理,可同时满足低功耗和实时性的要求,已成为目前宽带信号处理的研究热点。本文提出了一种可在FPGA中实现的并行快速FIR滤波器设计方法。该方法通过应用并行多相处理技术中的一种新型分布式处理算法,在滤波器结构上实现了多级级联的形式,增强了中频处理的灵活性和通用性,节省了硬件开销。仿真结果表明,该算法很好的解决了原始低通滤波器速度跟不上A/D采样率的问题,把采样率提高到了320MHz以上。同时该方法应用软件实现并行信号处理,避免了使用DDC专用芯片,具有较强的通用性,可以很好的移植到其他CPLD中。     

一种任意抽取数字下变频器的设计

数字下变频（DDc）技术作为连接前端模数转换器件（ADC）与后端通用数字信号处理器件之间的纽带,在雷达信号处理中占据了核心地位。针对雷达不同模式下抽取率不同的情况,本文提出了一种任意抽取数字下变频芯片的设计,实现了不同抽取率时的乘法器资源复用,节约了乘法器资源,降低了系统功耗和系统的复杂度。该数字下变频芯片采用SMICO．13μm工艺进行综合仿真,综合结果满足指标要求。     

一种宽带信号数字下变频的实现方法

在宽带、超宽带应用中,单一信号带宽达几百兆赫兹;或者在不同中频同时调制多个信号产生的宽带信号也达数百兆赫兹,用常规的数字下变频方法很难实现。文章提出了一种基于DFT滤波器组的高效数字下变频结构,分析了该解调算法的特点和实现性能。对已知信号带宽和中频的宽带信号,对比了DFT滤波器组和多相分解算法的性能。对信号带宽和中频均在变化的信号,给出了实现思路。最后,给出了该DFT滤波器组的硬件实现方案。     

基于分数时延的宽带数字阵列波束形成

对于宽带数字阵列雷达,传统的波束形成方法会导致天线波束扫描不准和主瓣展宽,为此需要使用时延补偿单元取代传统窄带相控阵中的移相单元。为实现宽带数字阵列各阵元传输时延的精确补偿,引入分数时延滤波器。通过对一种分数时延滤波器设计方法及宽带数字阵波束形成原理的分析,提出针对有载波宽带雷达信号的接收波束形成实现结构。仿真结果表明了该方法的有效性,与传统波束形成方法相比,其性能与理想延时更接近。     

宽带DDS设计与实现

介绍了直接数字合成器(DDS)原理。针对传统DDS工作频率低,瞬时带宽窄,杂散大等缺点,讨论了基于现场可编程门阵列(FPGA)的并行处理技术设计宽带DDS,利用高速数/模转换器(DAC)和大规模现场可编程门阵列(FPGA)实现了宽带DDS模块的设计,在宽带干扰机、宽带雷达信号波型产生器设计等领域具有广泛的应用前景。     

Advances ,n Digital Front-End and Software RF Processing： Part I

One of the biggest technology trends in wirelessbroadband, radar, sonar, and broadcasting systems issoftware radio frequency processing and digitalfront-end. This trend encompasses a broad range oftopics, from circuit design and signal processing to systemintegration. It includes digital up-conversion (DUC) and     

车载雷达信号接收机的数字下变频研究和实现

在车载雷达信号接收机中,由于雷达信号的中心频率远大于信号带宽,故需要通过数字下变频获取雷达的基带信号。因此,设计一种采用A/D采样芯片对雷达信号进行采样,并在FPGA中实现数字下变频的信号接收机,为满足设计要求还设计了一种基于多相滤波结构的数字下变频算法。运用Matlab对该算法进行研究和分析,并且在FPGA中进行了仿真实现,其结果表明,设计的数字下变频算法不仅能准确地得到基带信号,还可简化雷达信号接收机系统,对车载雷达信号接收机系统的进一步完善具有重要意义。