基于GaAs PHEMT工艺的Ka波段三通道开关滤波器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款22～42 GHz的宽带三通道开关滤波器芯片。该开关滤波器由单刀三掷开关、带通滤波器、控制电路构成。开关采用场效应晶体管(FET)串并结合结构实现。带通滤波器采用梳状结构，一端加载金属-绝缘体-金属(MIM)电容实现。芯片集成了2∶4线译码器作为控制电路，实现通道的选择和切换。芯片尺寸为3.0 mm×2.4 mm×0.1 mm。测试结果表明，三个通道的插入损耗均小于8.5 dB,带内回波损耗均小于-10 dB,带外衰减均大于40 dB。该开关滤波器芯片具有插入损耗小、隔离度高、集成度高、阻带宽的特点。     

基于裸芯片覆膜的薄膜体声波滤波器

该文研制了一种空腔型的薄膜体声波谐振器（FBAR）滤波器裸芯片。利用 FBAR一维 Mason 等效电路模型对谐振器进行设计,然后采用实际制作的谐振器模型形成阶梯型结构FBAR滤波器,利用 ADS 软件对 FBAR滤波器裸芯片进行优化设计。仿真结果表明,FBAR滤波器裸芯片尺寸为1 mm×1 mm×0.4 mm,滤波器的中心频率为3 GHz,中心插损为1.3 dB。采用空腔型结构并制备出FBAR滤波器裸芯片,同时采用覆膜工艺对FBAR裸芯片表面进行覆膜保护,避免裸芯片在使用或运输等过程中被损坏。测试结果显示,覆膜前滤波器裸芯片的中心频率为2.993 GHz,中心插损为1.69 dB;覆膜后滤波器的中心频率为2.997 GHz,中心插损为1.51 dB。对覆膜的影响和覆膜前后的差异进行了分析。     

基于ADS的平行耦合带通滤波器的设计

介绍了一种设计平行耦合带通滤波器的方法,通过ADS软件设计,优化了中心频率为1.0GHz、带宽为100MHz的带通滤波器。针对ADS电路仿真中很多寄生和耦合因素均被忽略而导致很大误差的情况,借助momentum-2.5D对滤波器模型进行多维电磁仿真,优化滤波器的结构参数,然后用性能良好的陶瓷基板加工出滤波器实物。实物测试结果和仿真设计吻合较好。最后得到的滤波器具有良好的端口反射特性。通带衰减小于2dB,端口反射系数小于-20dB;阻带衰减大于40dB,达到了技术指标的要求。     

基于SIW结构的毫米波MEMS滤波器设计

针对5G毫米波无线通信的发展需求,采用硅基单层基片集成波导(SIW)结构设计了一款毫米波滤波器。首先通过理论分析,计算得到滤波器的结构参数。然后使用电磁仿真软件HFSS 对滤波器结构进行仿真与优化,使其满足设计指标要求。设计得到了一个五阶毫米波滤波器,其通带范围24.25~27.5 GHz,相对带宽12.56%,中心频率处插入损耗小于1 dB,带内回波损耗优于-16 dB。最后,使用MEMS工艺将该滤波器加工成实物并进行性能测试,得到尺寸为9.45 mm×4.8 mm×0.4 mm 的滤波器芯片,达到小型化要求。测试结果表明,MEMS毫米波滤波器的仿真结果与测试结果基本保持一致。     

基于分形耦合结构的微带带通滤波器设计

设计了一个中心频率为2GHz的传统结构的微带阶梯耦合带通滤波器,采用分形耦合结构进行谐波抑制,仿真结果表明:采用分形耦合单元比传统结构的耦合单元使滤波器二次谐波减小了25dB,通带插入损耗小于-0.55dB;通过对分形耦合单元进行优化,可使滤波器二次谐波抑制性能进一步改善37dB,而通带性能几乎不受影响。测量结果与仿真结果基本吻合。     

Ka频段高功率超窄带带通滤波器设计

本文针对某型号设备需要,设计了一种Ka频段高功率、超窄带滤波器,采用圆波导高次模结构,利用耦合矩阵系数法,结合三维电磁场仿真对滤波器进行了分析, 优化出结构尺寸,给出了该滤波器的仿真结果,并对该滤波器在常压和真空环境下所能承受的功率进行了近似分析,最终设计了一款相对带宽约0.1%的Ka频段高功率超窄带带通滤波器,经过调试、测试,整个通带插入损耗小于0.4dB,带内驻波小于1. 25:,带内平坦度小于0. 2dB,与仿真计算结果基本一致。     

基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.     

超高频带通滤波器的设计与仿真

介绍一种在理论计算的基础上,采用ADS软件对射频滤波器进行优化及仿真的方法,重点阐述射频滤波器设计过程中的优化设计、器件仿真以及矩量法分析等相关内容。射频滤波器的测试结果表明其通带内波纹小于3dB,带内输入输出端口反射系数小于-20 dB,阻带衰减大于40 dB,相比于传统设计方法,此方法具有可行性和有效性。     

基于GaAs pHEMT工艺的Ka频段双通道开关滤波器芯片

传统的毫米波开关滤波器组件通常基于分立器件或分立芯片,已无法满足快速发展的毫米波频段通信系统特别是5G通信系统的小型化、轻量化需求。为此,文中采用0.25μm GaAs pHEMT工艺,设计并实现了一款工作在Ka频段的双通道开关滤波器芯片。芯片内部集成了单刀双掷开关和梳状线型带通滤波器,相较于只使用ADS软件设计整个芯片,通过使用HFSS软件建立了更为准确的芯片衬底模型,并使用该模型对滤波器电路进行设计,提高了滤波器电路的仿真精度。最终,开关滤波器芯片的尺寸为3.3mm×2.6mm,测试结果显示:该芯片两个通道在通带内的插入损耗小于7dB,带内回波损耗优于15 dB,典型带外抑制优于35 dB,测试结果与仿真结果吻合较好。     

基片集成波导K波段平面滤波器研制

利用基片集成波导与传统矩形波导的等效关系,类比矩形波导滤波器理论设计方法,结合三维电磁仿真软件模拟和优化技术,快速设计了K波段基片集成波导带通滤波器。实物测试结果显示滤波器的中心频率为19.75GHz,相对带宽6%,通带内插入损耗为1 dB,带内反射系数小于–14 dB,体积小于6 cm×2 cm×1 cm。相比传统波导形式滤波器,本设计为平面结构,体积小、易于系统集成。     

空军总医院全军临床航空医学中心简介

通过建立声表面波(SAW)匹配滤波器的等效能量结构,利用交叉场电路等效模型,在频域上对SAW匹配滤波器进行分析.对于中心频率为60 MHz、抽头数32位的SAW匹配滤波器,采用上述方法得到的插入损耗和-3 dB带宽的计算值和测试值分别相差小于1 dB和1 kHz,证明了其正确性和有效性.     

X波段4bit MMIC数字移相器的设计与实现

基于WIN 0.25 μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计并制备了一款X波段4 bit单片微波集成电路(MMIC)数字移相器.22.5°和45°移相单元采用开关滤波型拓扑结构,90°和180°移相单元采用高低通滤波型拓扑结构.对拓扑结构工作原理进行分析,并采用ADS2014软件完成电路的电磁仿真及优化.测试结果表明,该4 bit MMIC数字移相器获得了优良的宽带性能,且与仿真结果吻合良好.在8～ 13 GHz频带内,移相器的均方根(RMS)相位精度误差小于6.5°,插入损耗优于-6.8 dB,RMS插入损耗波动低于0.5 dB,输入回波损耗优于-13 dB,输出回波损耗优于-9.5 dB.该4 bit MMIC数字移相器在相对带宽为47％的X频段内性能优良,适用于有源相控阵雷达等通信系统中.     

GPS接收机镜像信号抑制

分析了GPS接收机镜像信号抑制的要求,设计应用于低中频GPS接收机的镜像抑制复数滤波器.滤波器基于OTA-C双二次结构,通过线性变换实现频率搬移.采用了带源极负反馈的全差分跨导器以扩大输入线性范围.设计了基于环形振荡器的数字调谐锁相环以减小滤波器频率偏差.电路采用0.18μm CMOS工艺实现.测试结果表明,滤波器带宽为3.1MHz,偏移5MHz抑制为50dB,频率修调误差小于±1.5%.镜像抑制大于35dB.1.8V电源电压下滤波器和修正电路电流分别为0.82mA和0.23mA.     

A Low-Cost Digital Matched Filter for Arbitrary Constant-Envelope Spread-Spectrum Waveforms

In this paper a noncoherent digital matched filter (DMF) with binary quantization is presented which shows good performance for arbitrarily angle modulated constant-envelope waveforms having large time-bandwidth products. The considered DMF represents an extension of the noncoherent DMF with one-bit digitization suggested previously by Turin for binary PSK signals. Analysis of the filter performance in the presence of white Gaussian noise results in a general expression which allows the output SNR of both DMF's to be calculated for any spread-spectrum waveform. Evaluating this expression reveals that the extended DMF can be matched to arbitrary waveforms having constant envelopes in such a way that the SNR loss with reference to the corresponding analog matched filter is less than 2.87 dB. The degradation is as low as 1.96 dB for waveforms with biphase or quadriphase signal samples such as binary PN-PSK, PNQPSK, and offset-PN-QPSK, but also PN-MSK. If both DMF's are applied to waveforms having complex valued envelopes, the extended DMF may outperform Turin's DMF by as much as 3 dB.     

A stereo multibit ΣΔ DAC with asynchronous master-clockinterface

A two-channel multibit ΣΔ audio digital-to-analog converter (DAC) with on-chip digital phase-locked loop and sample-rate converter is described. The circuit requires no over-sampled synchronous clocks to operate and rejects input sample clock jitter above 16 Hz at 6 dB/octave. A second-order modulator with a multibit quantizer, switched-capacitor (SC) DAC, and single-ended second-order SC filter provides a measured out-of-band noise of -63 dBr with less than 0.1° phase nonlinearity. Measured S/(THD+N) of the DAC channel including a 0-63 dB, 1 dB/step attenuator is greater than 90 dB unweighted. The circuit is implemented in 0.6-μm DPDM CMOS, dissipating 220 mW at 5 V. Die size is 3 mm×4 mm     

片上自动调谐的可编程有源RC滤波器

研制了一款可编程6阶巴特沃斯有源RC滤波器.为提高滤波器中运算放大器的增益带宽积,设计了一种新型的前馈补偿运算放大器.为消除工艺偏差和环境变化对截止频率的影响,设计了一种片上数字控制频率调谐电路,并采用TSMC 0.18 μm CMOS工艺进行了流片.滤波器采用低通滤波结构,测试结果表明,3 dB截止频率为1～32 MHz,步进1 MHz,带内增益0 dB,带内纹波0.8 dB,2倍带宽处带外抑制不小于24 dBc,5倍带宽处带外抑制不小于68 dBc,滤波器等效输入噪声为340 nV/√Hz@1MHz,调谐误差为±3％.滤波器裸芯片面积0.87 mm×1.05 mm.采用1.8V电源电压,滤波器整体功耗小于20 mW.     

IIR数字滤波器的Matlab和FPGA实现

提出一种通过两个二阶节级联构成四阶IIR数字椭圆滤波器的设计方法,并利用Matlab仿真软件设计了通带内波纹不大于0.1 dB,阻带衰减不小于42 dB的IIR数字滤波器。论述了一种采用可编程逻辑器件,通过VHDL硬件描述语言实现该滤波器的方法。给出了在QuartusⅡ软件下的仿真结果,并在FPGA器件上验证实现。实验证明,这种方法是切实可行的。     

A novel analog/digital reconfigurable automatic gain control with a novel DC offset cancellation circuit

An analog/digital reconfigurable automatic gain control(AGC) circuit with a novel DC offset cancellation circuit for a direct-conversion receiver is presented.The AGC is analog/digital reconfigurable in order to be compatible with different baseband chips.What’s more,a novel DC offset cancellation(DCOC) circuit with an HPCF(high pass cutoff frequency) less than 10 kHz is proposed.The AGC is fabricated by a 0.18μm CMOS process.Under analog control mode,the AGC achieves a 70 dB dynamic range with a 3 dB-bandwidth larger than 60 MHz.Under digital control mode,through a 5-bit digital control word,the AGC shows a 64 dB gain control range by 2 dB each step with a gain error of less than 0.3 dB.The DC offset cancellation circuits can suppress the output DC offset voltage to be less than 1.5 mV,while the offset voltage of 40 mV is introduced into the input.The overall power consumption is less than 3.5 mA,and the die area is 800×300μm~2.     

10.7MHz带阻型石英晶体滤波器研制

采用如今晶体滤波器设计中最为常用的格型电路,成功设计和研制出了用于通讯机中进行狭窄频带抑制的一种中高频带阻型晶体滤波器新产品.主要技术指标是:插损IL≤3dB、3dB带阻宽度BW3dB≤±3KHz、带阻衰减(限波)≥50dB、体积小、加工难度大等.研制的结果较好的满足了设计要求.     

基于CRLH TL结构的带通滤波器设计与研究

基于复合左右手传输线（CRLH TL）原理,利用微带与共面波导组合的双层介质结构,设计了一种新型带通滤波器。其等效左手电容由金属 绝缘体 金属（MIM）耦合结构提供,等效左手电感由蘑菇型零阶谐振器（MZOR）中的短路通孔实现。通过研究MZOR中U型槽长度变化对滤波器性能的影响得知,该带通滤波器具有结构紧凑,带宽较大,插入损耗较小等优点。HFSS仿真结果显示,滤波器的通带为3.4~7.2 GHz,通带内插入损耗低于-0.5 dB,回波损耗小于-11.5 dB。因此,该滤波器可应用于超宽带无线通信系统。