基于VHDL语言的快速查表电路

介绍了用超高速集成电路硬件描述语言(VHDL),设计数字集成系统中快速查表电路的方案,这种查表算法具有并行运行的特点,并能够同时查找多种参数.该查表电路用FPGA予以实现.     

基于随机逻辑准数字化DAC的PLD实现

给出了一种基于随机逻辑的准数字化数模转换电路的PLD实现方法,即将绝大部分器件在PLD中实现,外部只有极少的模拟元件.介绍了设计原理,给出了仿真分析和硬件测试的结果.由于用硬件描述语言(HDL)来实现DAC功能,所实现的电路与集成电路制造工艺无关,可以方便地移植到其他设计中去,实现PLD系统设计单片化.     

面向FPGA开发的实验系统

介绍了利用新型现场可编程门阵列器件的实验系统，可以取代由中小规模集成电路所实现的逻辑功能，包括ＦＰＧＡ开发所需软件平台建立、仿真方法以及硬件实现。     

激光测距终端信号处理技术的新进展

随着光刻工艺技术的进步,集成电路的高速发展,可编程专用集成电路（ASIC）经历了简单、低密度可编程到复杂、高密度、高集成度、现场可编程集成电路。本文主要介绍了使用比较广泛的Xilinx公司的产品FPGA的特性和优点,及它在激光测距终端信号处理技术上的应用。     

船用雷达复杂算法的FPGA实现

随着芯片技术的迅猛发展，越来越多的技术被应用到硬件数字处理领域。在硬件设计中也越来越多地使用了更为复杂的算法。但是，由于硬件设计本身的原因，用其实现复杂算法始终略感欠缺。目前在复杂算法的硬件实现上，主要有两种方式：一是以运算能力见长的、以指令方式运行的DSP处理器；二是以并行处理和可编程的FPGA为主的ASIC设计；两种方式各有所长。文中主要是针对在设计船用雷达信息处理系统中所涉及到的一些较为复杂算法，如跟踪算法、堆栈排序和数据存储等，谋求以FPGA方式的较优实现。通过实现设计中用到的复杂算法，提出硬件实现复杂算法的一些优化方法，以及可供利用的诸如Matlab的Simulink模块库中Xilinx组件等的工具软件。     

数字信道化接收机的设计与实现

在推导出实信号数字信道化的高效实现形式的基础上,通过硬件平台完成了1.6 GHz采样率32子通道数字信道化的硬件实现。在硬件实现过程中,介绍了算法的实现流程,对信道化关键模块——并行FFT模块的实现方法进行了重点介绍,并探讨了硬件模块与高速ADC数据接口方法,最后在硬件平台上对系统进行了实际测试,性能指标达到了设计要求,模块运行正确可靠。     

单板匿影模块的实现

介绍了采用在系统可编程器件完成单板匿影模块的设计，并给出了主要电路的超高速集成电路硬件描述语言（VHDL），提供了实现匿影电路的模块化、单板的方法。     

新一代硬件描述语言Handle-C的介绍

Handle-c为新一代硬件描述语言编译工具，过去因为太复杂而不能用硬件描述语言表示的算法以及由于处理器运行速度太慢而不能处理的算法，现在都可以利用Handle-c语言在大规模FPGA硬件上得以实现。设计者可以利用Handle-c语言，能在很短的时间里创建更庞大、更复杂和更高速的系统。     

CPLD／FPGA的发展与应用之比较

可编程逻辑器件（Programmable Logic Device，PLD）是一种可由用户对其进行编程的大规模通用集成电路。从PLD的发展历程着眼，主要对PLD的2个发展分支——复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了较详尽的分析和比较；并从结构和定义上指出二者的区别，同时根据不同技术要求和设计环境指出了相应的CPLD和FPGA的选择方法，最后给出了PLD最新研究热点和未来的发展趋势。     

旁路信号主成分分析的欧式距离硬件木马检测

针对集成电路中的硬件木马问题,利用旁路信号分析技术,设计了一种基于集成电路芯片的硬件木马检测模型。在对提取出的旁路信号进行主成分分析降维基础上,运用欧式距离分类法进行硬件木马的分类识别和检测。最后运用功耗分析的方法进行了算法有效性验证。     

一种基于V58300平台的集成电路功能测试系统设计

基于中科院微电子所自主研发的V58300硬件平台，设计实现了一种集成电路功能测试系统。该系统包含上位机与下位机两部分，通过在上位机实时更改测试系统相关I/O的定义和输入的测试向量文件，即可自动完成对各种运行频率在25 MHz及以下，I/O数量在48位及以下双列直插(DIP)封装集成电路的功能测试，实现了测试系统的通用化和低成本化。最后通过实验证明本测试系统可以有效地对相关芯片进行功能测试。     

可编程逻辑器件的设计

各种电子设计自动化（EDA）工具的出现．使传统的硬件设计方法发生了巨大的变化。在设计硬件电路时，如果使用PLD器件，就可以使电路设计更加合理化、多功能化和低成本化。介绍了PLD的设计流程．为PLD的开发与应用提供参考。     

硬件化演化算法在函数优化上的运用

针对用软件实现的演化算法普遍存在的执行速度慢、不能满足实时应用需求等特点,这里使用基于Altera公司的CycloneⅡ型号的FPGA,及用VHDL实现一种比较先进的演化算法,并详细给出硬件实现的一体化操作和仿真步骤,从演化算法的软件实现到演化算法的硬件化;以及用此硬件化演化算法求解一些函数的优化问题。实验结果表明,用这种硬件化的演化算法可以大大提高演化算法的运算速度、同时收敛速度快、效果好,为演化算法在实时场合的运用提供了一种可能性。     

数字电视中的频域频率同步技术

提出了一种宽带数字电视地面广播（BDB-T）系统的同步解决方案，重点研究了频域中的频率同步部分，通过对各种算法的仿真分析比较，给出易于实现、节省资源的频域频率同步算法并完成了相应的FPGA硬件电路设计，经BDB—T功能样机在实际无线环境中的传输测试，证明了算法及其电路的良好实际工作性能。     

FPGA／PLD器件应用前景

在大规模ＦＰＧＡ／ＰＬＤ器件用在ＡＳＩＣ的原型实验中，有些问题需要解决，ＩＳＰ型ＦＰＧＡ／ＰＬＤ引人瞩目。ＦＰＧＡ／ＰＬＤ的成本优势增加ＦＰＧＡ／ＰＬＤ（现场可编程门阵列／可编程逻辑器件）的用途有两种：一是用于最终产品；一是用于ＡＳＩＣ（专用集成电路）化前道工序的开发试制品。小型ＰＬＤ（２０脚的１６Ｖ８型、２４脚的２２Ｖ１０型等）的价格已经理顺，用于解码器或序列发生器等的电路中，已经为批量生产的产品所采用。然而，中大规模ＦＰＧＡ／ＰＬＤ，还需要同门阵列进行一番成本比较之后，才有可能用于批量生产的…     

基于FPGA技术的混沌数字图像加密与硬件实现

提出用FPGA技术实现混沌数字图像加密及其硬件实现的一种新方法.根据离散化和数字化处理技术,对三维Lorenz混沌系统作离散化处理,用硬件描述语言和FPGA技术产生三维Lorenz混沌迭代序列,分别对数字图像的红、绿、蓝三基色信号进行混沌加密和解密.基于芯片型号为EP2C35F672C6的FPGA开发平台,以X640×480 BMP格式的灰度图像为例,设计了Lorenz混沌序列对数字图像进行加密与解密算法,给出了FPGA硬件实现结果.     

单片机实现的数字集成电路功能测试系统

在对大量ＴＴＬ、ＣＭＯＳ集成电路统计、分析和编码的基础上，利用功能验证测试算法建立ＩＣ测试数据库。用单片机完成测试的软、硬件设计。     

标准数字逻辑集成电路的分类和特点

标准数字逻辑集成电路是构成数字电路的基本单元。随着半导体材料和工艺技术的发展，标准数字逻辑集成电路的种类和性能也有很大的发展和提高。本文介绍标准数字逻辑集成电路（以下简称逻辑电路）的发展、种类和特点，以及逻辑电路在逻辑上的分类，最后概述专用集成电路及硬件描述语言，以供数字技术设计人员参考。     

一种提高目标跟踪性能的视频前级自适应调节系统

以提高电视图像的清晰度和对比度为突破点，介绍一种有效提高电视跟踪和测量精度的方法。设计实现上以高速数字信号处理器(DSP)为核心。在硬件设计上大量采用了现场可编程门阵列(FPGA)等大规模集成电路。减少硬件规模，非常适用于光学镜头内部空间小的特点。摈弃了传统的以模拟信号为基础的调节，将视频信号经数字化处理，以提取详细的图像信息，可根据需要智能选择调节模式，以适应各种恶劣的环境。并从根本上解决调光中的振荡现象，从而有效提高了电视的跟踪和测量的精度。