频率综合器的小型化设计

小型化是现代电子通信系统的一个重要的研究方向,射频信道的小型化设计重点是频率综合器的小型化设计。介绍了采用集成度很高的频率合成器芯片Si4133来设计频率综合器的方法、Si4133频率合成器芯片的工作原理和功能结构,以及在具体通信系统中以该芯片为核心的频率源的实现过程。测试结果显示,该频率源相位噪声较低、杂散低,满足设计和系统使用要求。     

高性能数字频率合成器的设计与实现

通过对直接数字频率合成技术的研究,采用单片机AT89S51控制DDS芯片AD9854设计出一种高性能直接数字频率合成器。该数字频率合成器采用并行通信的方式传输控制字,通过改变控制字来改变输出频率,得到所需频率的正弦波。软件上采用菜单式、全部键盘控制方式。用4×4矩阵键盘控制,进行功能选择以及设置频率、幅度和相位控制字。界面显示用带中文字库的液晶TS-12864显示,实现了良好的人机交互,系统操作使用方便。用单片机控制DDS数字芯片实现的数字频率合成器,有着比模拟频率合成器更好的抗干扰性、频率分辨率和频谱纯度,同时有着更小的体积。系统经测试得到所需频率的正弦波,数字频率合成器设计成功。     

五通道接收机通道设计

介绍了五通道接收机的设计思路以及工作原理,并对其接收系统中的相位一致性和频率合成器做了重点介绍,频率合成器采用ADF4106和AD9858芯片实现。最后对接收机噪声系数和接收增益进行分析设计。通过集成化芯片的使用,实现接收机体积小、功耗低、集成度高的特点。     

射频锁相频率合成器的设计与仿真

频率合成器可以提供大量精确、稳定的频率作为无线通信设备的本振信号。简要介绍了锁相环频率合成器的基本原理,并利用整数N锁相芯片ADF4112设计了一个宽波段的频率合成器。讨论了其中主要元器件的选择和环路滤波器的设计,利用先进设计系统(Advanced Design System,ADS)仿真软件对设计方案进行频域和瞬态响应仿真,并使用其中的优化工具对各个参数进行优化。仿真与优化结果验证了频率合成器的可行性,同时可以得到优化后环路滤波器的参数。     

基于Si4123/Si4133W芯片的无线通信系统频率源的设计与实现

介绍了Si4123／Si4133W频率合成器芯片的工作原理和功能结构，以及在具体通信系统中以该芯片为核心的频率源的设计方法和实现过程。测试结果显示，该频率源相位噪声较低。杂散低，满足设计和系统使用要求。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

基于ADF4106的低噪声频率合成器的设计

频率合成器对通信系统性能有着重要的影响。本文设计了一种基于锁相环芯片ADF4106的低相噪频率合成器,该方案简单易行且易于调试,具有较高的实用价值。     

ADF4360—4原理及其在GPS信号源中的应用

通过分析频率合成器ADF4360—4的工作原理、性能特点及其典型应用,提出一种以FPGA芯片和频率合成器ADF4360—4为核心的GPS信号源系统,给出了总体及模块设计方案,并分模块进行了设计与实现。测试结果表明,以FPGA芯片为核心的基带／中频模块完成了GPS信号的BPSK调制和扩频调制,实现了GPS数字中频信号输出;以频率合成器ADF4360—4为核心的射频模块完成了上变频功能,实现了信号的射频调制。     

ADF4108在宽带X波段频率合成器中的应用

本文介绍了ADI公司生产的宽带集成锁相环芯片ADF4108的工作原理及特性,分析了该芯片是如何改善X波段频率合成器的相位噪声性能,给出了具体的X波段频率合成器的设计实例电路和仿真结果,为X波段宽带频率合成器的设计提供了很好的思路。     

一种L频段快速跳频频率合成器的设计和实现

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9851和集成锁相芯片ADF4112、4106构建的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析、仿真和试验,从仿真和实际测试结果看,该频率合成器达到了设计目标。该频率合成器能在L波段上实现每赫兹频率步进,相位噪声能满足-73dBc/Hz@1kHz、-83dBc/Hz@10kHz、93dBc/Hz@10kHz,杂散优于-60dBc,频率转换速度优于为50μs。     

一种L波段的小步进频率合成器

详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。     

基于DDS＋PLL技术的频率合成器的设计

介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的信号具有输出频率高、分辨率高、频谱纯等优点。     

A digital approach to an FM exciter

A digital approach to an FM exciter is presented that provides several advantages over previous analog techniques. This approach, called direct digital frequency modulation (DDFM), is centered around a direct digital synthesis (DDS) chip which allows true digital generation of the FM signal. The DDS chip is a perfectly linear modulator with superior phase-noise characteristics over the current analog voltage-controlled oscillator (VCO) approach. The DDS modulator drives a low-noise phase-locked loop (PLL) which allows upconversion to any FM channel without manual tuning. The exciter demonstrates superior microphonics immunity by separating the frequency tuning from the modulation path, thus allowing wider PLL bandwidths. The exciter can accept either the existing composite analog format or can interface with future digital sources     

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生嚣方案。分析了频率合成系统相位噪声和杂散抑制的方法，介绍了主要器件AD9854和ADF4106的性能。     

2.4 GHz载频FMCW信号发生器的设计与实现

随着FMCW雷达的应用领域越来越广泛,对于FMCW信号发生器的性能要求也越来越高。采用了DDS激励PLL的混合式频率合成技术对合成器相位噪声、杂散损耗和线性度等性能指标进行分析,在此基础上设计并实现了2.4 GHz载频FMCW信号发生器。其中DDS芯片AD9910产生低频段的线性调频信号,PLL芯片HMC820LP6CE通过倍频将低频段调频信号倍频到高频段,STM32为控制器。实测结果表明,该系统具有频率分辨率高、相噪低、杂散损耗小、捷变频时间短、线性度高的特点。其近端杂散为-59.64 d Bc,远端杂散为-55.02 d Bc,相位噪声在100 k Hz处为-95.57 d Bc/Hz,在400 k Hz处为-118.38 d Bc/Hz。     

基于AD9956的锁相参考源设计

宽带、细步进频综的设计是一项具有挑战性的课题。利用高性能直接数字合成器（DDS）驱动锁相环路，可以在很大程度上降低环路设计的难度，并实现普通模拟方法难以实现的宽带细步进性能。文中重点介绍了AD9956的参考源实现，通过测试结果分析了DDS杂散和相噪特性，提出了优化和改进的方法。     

宽带跳频频合器关键指标的分析、仿真与实现

跳频通信是通信抗干扰的重要措施,跳频频率源是实现跳频通信的核心部件之一,低相位噪声和快速的频率转换锁定时间是跳频频率源的主要指标.总结了在宽带跣额频合器的设计中对相位噪声和锁定时间的分析方法和仿真结果,并采用基于DDS PLL技术的AD9956芯片,制作了S波段宽带跳频频合器,实现了宽频带、低相位噪声和快速锁定性能.     

基于PLL+DDS接收机系统频率合成器的硬件实现

结合PLL和DDS的优点,设计出了基于PLL+DDS方案的接收机系统频率合成器的硬件电路.借助EDA软件ADS和ADISimPLL软件对关键模块进行设计仿真.最后利用Cadence软件完成硬件电路的设计,测试结果表明该频率合成器达到指标要求.     

基于AD9951的通用信号源设计

直接数字频率合成(DDS)是频率合成领域中的一项新技术,利用集成DDS芯片能够满足高性能信号源的设计要求。简要介绍了DDS集成芯片AD9951的基本原理及功能特性。提出了一种以AD9951为核心,利用单片机控制技术的通用信号源设计方法。给出了系统主要硬件电路的实现,并利用汇编语言开发了主控软件。实验结果表明,硬件电路结构简单,软件控制灵活,软件和硬件拓展性好,输出信号频率稳定,分辨率高。     

低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.