W频段机场异物探测雷达收发前端

主要介绍了一种用于机场异物探测雷达的W频段调频连续波（FMCW）收发前端的研究工作。基于波导T形接头的等效计算公式,对W频段波导合成电路进行了集中参数的电路建模,通过优化设计波导合成电路的参数,提高了波导合成电路的容差特性,解决了W频段波导功率合成电路加工精度要求高的问题,实现了W频段4路功率合成;采用低损耗的石英基材设计开发了微带薄膜滤波器技术,实现了W频段FMCW雷达接收前端的一体化集成设计;通过对低噪声放大器芯片键和金丝的匹配设计,实现了W频段收发前端的低噪声接收。最终实现的W频段FMCW收发前端的发射功率优于360 mW,接收机噪声系数优于5 dB。研制的收发前端为W频段FMCW雷达提供了一种有效的射频前端的解决方案。     

一种紧凑型毫米波收发组件的设计

收发组件是雷达前端的核心部件之一，其性能好坏直接影响着雷达的整体性能。本文介绍了一种紧凑型毫米波收发组件的基本原理，并对其中关键电路进行仿真设计，发射支路采用小型化“H”面”“T”型节形式进行波导功率合成。测试结果表明：在Ka频段，组件发射通道输出功率达到了40W,接收通道增益为23dB,噪声系数为7dB,组件尺寸为120mm×85mm×14mm。     

V频段小型化集成接收前端技术

V频段小型化集成接收前端主要实现对V频段毫米波信号的低驻波、低噪声接收和产品小型化。采用多功能芯片与混合集成技术,实现了毫米波接收信道的小型化集成。引进了微带正交耦合器,构成平衡式分布放大优化射频接收端口输入驻波系数的设计思路,替换了体积笨重的波导宽带隔离器,减小了毫米波接收前端体积和重量。通过对V频段波导微带过渡探针的容错性设计,降低了V频段毫米波接收前端的组装难度,提高了接收前端的一次组装合格率。最终实现批量化V频段小型化集成接收前端射频的输入驻波系数优于1.6,噪声系数优于4.2 dB,外形尺寸(含插座)33.4 mm×30 mm×12 mm。     

一种UHF频段无线数据传输系统接入点的射频前端

介绍了UHF(特高频)频段无线数据传输系统中接入点的一种射频前端。该前端包括调制器、上变频器、功率放大器、低噪声放大器、下变频器、解调器、频率合成器、增益控制和收发切换开关等电路。介绍了射频前端的实现方案以及关键部件的设计与测试。制作完成的射频前端集成在一块1 5 0mm×1 0 0mm的4层印制电路版上。该前端最大输出功率可达2W,接收灵敏度优于-100 dBm,收发切换时延小于1.5μs,满足系统指标要求。     

基于叠层SIW滤波器的高集成硅基毫米波收发前端

提出了一种基于硅基晶圆级封装技术的小型化Ka频段收发前端,实现了接收通道、发射通道与本振产生电路的一体集成。该收发前端采用嵌入叠层型基片集成波导(SIW)滤波器结构实现高选择性预选滤波与低损耗垂直互连过渡的一体化设计。测试结果表明,该Ka频段滤波器中心损耗1 dB,1 dB带宽4.02 GHz,中心频偏5 GHz处抑制度优于35 dB,仿真与测试结果吻合良好。在前端模组设计中,通过采用硅基微腔屏蔽实现紧凑尺寸下各功能单元的隔离,通过采用1/4波长短路传输线结构抑制电源、控制等低频信号对接收中频的干扰,最终实现了该毫米波收发前端的小型化集成,其尺寸仅为20 mm×20 mm×1.25 mm,主要电性能满足设计要求。     

Ka频段低噪声接收前端设计

介绍了一种应用于卫星通信的Ka频段低噪声接收前端的设计方法.通过合理选择器件组合和电路形式,优化输入连接和电路级间匹配,最终研制完成了Ka频段低噪声接收前端.接收前端的接收信号频率在30 GHz附近.在0.8 GHz工作带宽内,噪声系数小于2.2dB,增益大于60 dB,带内增益波动小于1 dB.3套样机的测试结果验证...     

6 ~ 18 GHz 脊波导宽带功率合成放大器

提出一种不通过波导脊背与微带导带接触来实现脊波导-微带射频信号过渡的新型电路,具有工作频带宽、插入损耗小、电性能稳定等优点,非常适合工程应用。通过对该非接触式脊波导-微带过渡与Lange 电桥进行理论分析与仿真计算,提出了一种可覆盖C/ X/ Ku 频段的宽带功率合成方法,并按照该方案在6 ~18 GHz 频段内设计了一种以脊波导为射频端口的高效率2 路功率合成放大器。实测结果表明,6 ~18 GHz 频率范围内的无源合成效率高于87%。采用该电路将典型输出功率12 W 的2 只MMIC 的输出功率合成,在6 ~18 GHz 频率范围内得到了高于20 W 的饱和功率输出,附加效率最高可达28. 9%。该宽带功率合成放大器以脊波导为接口,不但功率容量大,且便于采用脊波导功率合成器进行高效率二次合成,为6 ~18 GHz 更大输出功率的固态功放研制提供了解决方案。     

应用于智能驾驶的77GHz毫米波汽车雷达收发机芯片

针对未来智能驾驶和无人驾驶对毫米波传感器多模式、多场景感知需求,设计并实现了一种77GHz多模毫米波雷达收发机芯片。芯片采用65nm CMOS工艺,集成了3路雷达发射机和4路接收机、调频连续波（FMCW）波形发生器、模数转换器以及高速数据接口等电路。利用交叉耦合中和电容技术提升了CMOS工艺上毫米波低噪声放大器、毫米波片上功放等电路性能,采用两点调制锁相环技术提升了FMCW信号带宽和调制速率。收发机的发射功率、波形样式、接收增益和带宽等参数具有较好的可配置性,满足未来多模式、小型化和低成本汽车雷达传感器需求。芯片测试结果显示,在76～81GHz频率范围内,接收机实现50dB的增益控制,最小噪声系数11dB,FMCW信号调频带宽达4.2GHz,调制速率达233MHz/μs,线性度优于0.1%,－45～+125℃全温范围内发射机典型输出功率大于13dBm。     

W频段机载防撞雷达收发分机

介绍最近研制成功的W频段机载防撞雷达收发分机的设计。该收发分机采用了雪崩管稳频振荡、注锁放大技术、低噪声接收技术和自动频率跟踪技术,具有指标高、体积小、重量轻、可靠性高等优点。     

一种新型FMCW雷达射频对消方法

随着平台一体化及雷达系统微型化的发展,调频连续波(FMCW)雷达发射至接收的信号泄漏更为严重,信号泄漏已成为制约FMCW雷达系统性能的关键因素。为解决这一问题,提出了一种新型的射频对消方法以提高FMCW雷达的收发隔离度,利用FMCW雷达泄漏信号与回波信号在频域可分离特点,采用数字锁相环技术产生主动对消矢量信号,在给定FMCW雷达泄漏信号初值的条件下仿真分析对消比与相位误差、幅度误差的关系,建立了特定条件下的具有自适应功能的射频对消方案,并设计了验证电路以验证方案的可行性。验证结果表明该方法在1 GHz带宽内实现了优于25 dB 的对消比,且该对消电路具有低功耗、结构简单等优势。     

W波段集成化收发组件设计北大核心CSCD

基于混合微波集成电路技术(HMIC)设计了一种W波段小型化高频收发组件。该收发组件由固态发射机、环形器和接收机三部分组成。发射支路输入信号经过倍频放大后进入二选一开关,输出到天线自检口或经由环形器输出。为了实现高输出功率,该组件采用功率合成的设计思想,通过3 dB波导桥结构实现对两路功放的合成,解决了单个单片功率放大器的输出功率有限的问题。所设计的收发组件整体尺寸为125 mm×90 mm×26.5 mm。实测结果表明,在90~96 GHz工作频带范围内,遥测电压4.23 V。该收发组件的发射部分输出功率范围为33.6~35.4 dBm,开关隔离度大于110 dB;接收部分增益范围为30.2~33 dB,噪声系数小于6.5 dB。该组件具备良好的射频性能,同时实现了高集成度、大功率、高增益、高隔离度的要求。     

A 2.4 GHz low power wireless transceiver analog front-end for endoscopy capsule system

This work presents the design and implementation of a 2.4 GHz low power wireless transceiver analog front-end for the endoscopy capsule system in 0.25 μm CMOS. The prototype integrates a low-IF receiver analog front-end (low noise amplifier, double-balanced down-converter, band-pass-filtered AGC loop, and ASK demodulator) and a direct-conversion transmitter analog front-end (20 MHz IF PLL with well-defined amplitude control circuit, ASK modulator, up-converter, and output buffer) on a single chip together with one integrated RF oscillator and two LO buffers. Trade-off has been made over the design boundaries of the different building blocks to optimize the overall system performance. All building blocks feature the circuit topologies that enable comfortable operation at low power consumption. As a result, the IC works at a 2.5 V power supply, while only consuming 15 mW in receiver (RX) mode and 14 mW in transmitter (TX) mode. To build a complete transceiver for the endoscopy capsule system, only an antenna, a duplexer, and a digital controller are needed besides the presented analog front-end chip.     

Low-power transceiver analog front-end circuits for bidirectional high data rate wireless telemetry in medical endoscopy applications

State-of-the-art endoscopy systems require electronics allowing for real-time, bidirectional data transfer. Proposed are 2.4-GHz low-power transceiver analog front-end circuits for bidirectional high data rate wireless telemetry in medical endoscopy applications. The prototype integrates a low-IF receiver analog front-end [low noise amplifier (LNA), double balanced down-converter, bandpass-filtered automatic gain controlled (AGC) loop and amplitude-shift keying (ASK) demodulator], and a direct up-conversion transmitter analog front-end [20-MHz IF phase-locked loop (PLL) with well-defined amplitude control circuit, ASK modulator, up-converter, and power amplifier] on a single chip together with an internal radio frequency oscillator and local oscillating (LO) buffers. Design tradeoffs have been made over the boundaries of the different building blocks to optimize the overall system performance. All building blocks feature circuit topologies that enable comfortable operation at low power consumption. The circuits have been implemented in a 0.25-microm CMOS process. The measured sensitivity of the receiver analog front-end is -70 dBm with a data rate of 256 kbps, and the measured output power of the transmitter analog front-end could achieve -23 dBm with a data rate of 1 Mbps. The integrated circuit consumes a current of 6 mA in receiver mode and 5.6 mA in transmitter mode with a power supply of 2.5 V. This paper shows the feasibility of achieving the analog performance required by the wireless endoscopy capsule system in 0.25 microm CMOS.     

宽带W波段低噪声放大器的设计与制作

基于未来低功耗毫米波接收前端的应用,采用InP HEMT工艺实现了一种W波段宽带低噪声放大器.该放大器采用边缘耦合线用于级间的隔离,扇形短截线用于RF旁路,偏置网络采用薄膜电阻和扇形短截线以保持放大器的稳定性.采用3 mm噪声测试系统对单片进行在片测试.测试结果显示在80～102 GHz,噪声系数小于5 dB,相关增益大于19 dB.五级电路的栅、漏分别连在一起方便使用,芯片面积3.6 mm×1.7 mm,功耗30 mW.     

链路复用的跳频收发机射频前端设计

针对便携式跳频电台,设计了一种收发链路复用的收发信机射频前端。该收发信机射频前端可以提高抗干扰能力,达到降低功耗、减小设备体积的目的。详细介绍了收发信机射频前端的设计链路和硬件电路实现,设计中收发链路均采用二次变频结构,输出和输入频率在110～512 MHz之间连续可变。最后,对射频前端进行性能测试,测试结果表明所设计的射频前端实现了低相噪、低杂散、带内波动小和高速跳频等指标。     

应用于IEEE 802.11b无线局域网系统的2.4GHzCMOS单片收发机射频前端

实现了一个应用于IEEE 802.11b无线局域网系统的2.4GHz CMOS单片收发机射频前端,它的接收机和发射机都采用了性能优良的超外差结构.该射频前端由五个模块组成:低噪声放大器、下变频器、上变频器、末前级和LO缓冲器.除了下变频器的输出采用了开漏级输出外,各模块的输入、输出端都在片匹配到50Ω.该射频前端已经采用0.18μm CMOS工艺实现.当低噪声放大器和下变频器直接级联时,测量到的噪声系数约为5.2dB,功率增益为12.5dB,输入1dB压缩点约为-18dBm,输入三阶交调点约为-7dBm.当上变频器和末前级直接级联时,测量到的噪声系数约为12.4dB,功率增益约为23.8dB,输出1dB压缩点约为1.5dBm,输出三阶交调点约为16dBm.接收机射频前端和发射机射频前端都采用1.8V电源,消耗的电流分别为13.6和27.6mA.     

基于GaAs肖特基二极管的330GHz接收前端技术研究

基于GaAs肖特基二极管,设计实现了310~330 GHz的接收机前端.接收机采用330 GHz分谐波混频器作为第一级电路,为降低混频器变频损耗,提高接收机灵敏度,分析讨论了反向并联混频二极管空气桥寄生电感和互感,采用去嵌入阻抗计算方法,提取了二极管的射频、本振和中频端口阻抗,实现了混频器的优化设计,提高了变频损耗仿真精度.接收机的165 GHz本振源由×6×2倍频链实现,其中六倍频采用商用有源器件,二倍频则采用GaAs肖特基二极管实现,其被反向串联安装于悬置线上,实现了偶次平衡式倍频,所设计的倍频链在165 GHz处输出约10 dBm的功率,用以驱动330 GHz接收前端混频器.接收机第二级电路采用中频低噪声放大器,以降低系统总的噪声系数.在310~330 GHz范围内,测得接收机噪声系数小于10.5 dB,在325 GHz处测得最小噪声系数为8.5 dB,系统增益为(31±1)dB.     

采用CMOS工艺的W波段相控阵收发机设计

W波段（75~110 GHz）拥有大可用带宽、低大气损耗、短波长以及在多尘和多雾条件下工作的能力,因此具有巨大的应用潜力,涵盖从通信、传感、成像到短程高速数据通信的多个领域。因此,W波段收发机的研究和应用受到了越来越多的关注。本文提出了基于耦合线的收发开关、移相器和衰减器,旨在对应用于W波段的CMOS毫米波相控阵收发机芯片中重要模块和关键技术予以研究。其中,收发开关在复用为功率放大器的输出匹配网络和低噪声放大器的输入匹配网络的同时有效降低了插入损耗,移相器和衰减器实现了极高的分辨率。以上3个关键模块的实现原理和电路设计均在文中进行了详细的阐述,并通过了流片验证。仿真结果和测试结果说明了采用CMOS工艺制造W波段相控阵芯片的可实现性。