高动态多进制扩频信号的载波跟踪技术研究

针对高动态环境下多进制扩频信号的载波同步问题,在分析锁相环(PLL)和锁频环(FLL)环路各自优点的基础上,研究了采用锁频环和锁相环相结合的方式进行载波信号跟踪。利用FLL动态适应能力较强和PLL具有较好跟踪精度的特点,实现动态信号的快速、精确跟踪。理论分析和仿真结果表明,该方法具有良好的跟踪效果。     

基于DSP的高动态接收机载波捕获跟踪技术

介绍了高动态GPS接收机的码捕获与载波跟踪的原理,设计了一种基于高速数字信号处理(DSP)技术的PLL FLL环混合全数字高动态载波跟踪技术方案,同时给出了一种在连续高动态下载波跟踪算法即基于交叠离散傅里叶变换的频率跟踪算法(ODAFC),并对此算法进行了仿真验证.仿真结果证明了该算法的正确性.     

一种GPS信号载波跟踪技术

本文提出一种锁相环(PLL)与锁频环(FLL)相级联的 GPS 信号载波跟踪方法， 该方法兼顾了 PLL 的载波跟踪精度与 FLL 的动态适应性，经过验证，该方法可以实现对高动态信号的精确跟踪。     

GPS接收机载波跟踪环路设计

载波跟踪环路设计是GPS接收机中的关键技术,载波环鉴别器的类型确定了跟踪环的类型,为了有效地防止因为数据跳变引起的鉴别误差,并且使其频率鉴别范围大,精度高,采用一种二阶锁频环（FLL）辅助三阶锁相环（PLL）的方法。通过Matlab仿真载波环路比较了两种鉴频和鉴相算法的性能。结果表明,该方法鉴别范围大,精度高,切实可行。     

高动态环境下扩频系统的快速同步方案

提出了一种应用于高动态环境下扩频系统的快速同步方案,通过优化帧结构设计,利用PN序列自相关达到快速的帧捕获,通过对鉴频环路的结构修改,采用FLL和PLL协同工作的方式,利用四相鉴频器跟踪频率变化,进行大频率搜索;利用叉积自动频率跟踪算法联合Costas环作为载波跟踪算法;环路滤波器采用扩展卡尔曼滤波技术,在提升信号捕获速率的同时,降低噪声的影响,提高捕获精度。经仿真验证,可以在相对较低的复杂度下获得良好的性能。     

高动态微弱信标信号载波捕获跟踪的设计与实现

为了研究高动态低信噪比下信标信号的载波捕获跟踪问题,采用两级二阶锁频环(FLL)和一级三阶锁相环(PLL)技术方案。FLL采用基于周期图的鉴频方法,实现极低信噪比下信号载波的捕获。PLL中的三阶锁相环通过对环路压控振荡器(VCO)的输入控制信号进行监测,自适应地调整环路滤波器的带宽,以满足高动态下信号载波频率动态范围大的要求。在基于FPGA构建的信号处理板上验证了上述实现方案,并给出实验结果。     

高动态GPS接收机跟踪环路设计与实现

为了解决高动态环境下GPS信号跟踪问题,讨论了跟踪环路类型和参数的选择策略,给出了一组适合高动态应用的环路参数,分析了基于开环频率估计和2阶FLL(Frequency Lock Loop)辅助3阶PLL(Phase Lock Loop)的高动态环境下快速的捕获转跟踪方法,给出了在由FPGA和DSP组成的硬件平台上的具体实现,利用GPS信号模拟器对所设计的跟踪环路的动态性能进行了验证。测试结果表明所设计的高动态跟踪环路能够承受60g视距动态应力。     

一种新的扩频信号信噪比估计算法

对经典扩频信号信噪比(SNR)估计算法进行分析,提出了一种新的适用于扩频通信系统中频扩频信号信噪比估计算法。该算法在时域估计信号总功率,频域估计噪声功率,时频结合估计出中频扩频信号SNR。在加性高斯白噪声(AWGN)信道下,Matlab仿真结果表明该算法估计精度高,估计范围广及估计下限低。     

基于平均循环周期图方法的Frank编码信号循环谱特征参数估计

针对Frank编码信号非合作条件下参数估计问题,提出了基于平均循环周期图的循环谱特征参数估计算法.该算法利用信号参数与循环谱特征的联系,通过提取信号的循环谱特征,实现对其关键参数的估计.分析了算法的计算量,给出了该算法的具体实现步骤,并通过对信号参数归一化均方根估计误差的仿真计算,分析了噪声环境对参数估计的影响,表明该...     

GPS定位技术在航天器高动态导航中的应用问题研究

本文着重讲述了 GPS 系统在航天器动态导航中的应用问题，分析了航天器高动态环境下对 GPS 信号的捕获和跟踪所带来的影响。提出了 FFT 码快速捕获算法，以及二阶 FLL 与三阶 PLL 混合载波跟踪方案，并对码环和载波环的结构和参数的设计方法进行了说明。仿真结果和分析表明该方案能在航天器高动态环境下实现信号的快速捕获，且能较好地满足接收机动态性能和跟踪精度的要求。     

用于星光III激光同步系统的低抖动时钟整形技术

针对参考时钟源高电平脉冲宽度窄(小于2 ns)和本底噪声大的问题,通过使用一种时钟低抖动整形技术方案,使参考时钟经过锁相整形后高电平脉冲宽度大于3 ns、锁相相位时间抖动均方根(RMS)值小于5 ps。目前该方案已成功用于星光III激光装置的联机实验,情况良好,对其他类似需要精密时钟的装置具有极大的借鉴意义。     

一种高动态弱GNSS信号跟踪解调算法研究与实现

在某些高动态弱信号场景中,载波相位难以锁定。为实现对高动态弱全球导航卫星系统(GNSS)信号的跟踪,考虑锁频环较锁相环更为鲁棒,提出了一种基于锁频环(FLL)+差分解调的算法,实现对GNSS信号的跟踪和解调。该算法采用二阶FLL实现对卫星信号的频率进行跟踪,差分解调算法实现对比特数据的解调。工程应用上,算法采用现场可编程门阵列和数字信号处理器(FPGA+DSP)的架构实现,在FPGA中实现信号的跟踪信号的前处理,在DSP中实现跟踪环路算法、位同步和差分解调。本文在Matlab平台中实现算法的仿真,通过模拟器平台和对天接收真实的GNSS信号对算法进行验证。仿真结果与实验结果表明,该算法在高动态弱信号条件下能实现对卫星信号的稳定跟踪和数据的解调,克服了锁相环难以锁定导致数据无法解调的难题,最终实现GNSS信号在该条件下的位置、速度和时间(PVT)解算。     

一种低复杂度GPS载波跟踪环路设计

 GPS接收机载波跟踪环路的鉴别器和滤波器设计决定了跟踪环路的性能,也在很大程度上决定了GPS接收机的性能.本文在分析了传统锁相环和锁频环鉴别器算法的基础上,提出了一种锁相锁频环共用四象限反正切函数单元的鉴别器算法;同时,在研究了基于双线性Z变换积分器与矩形波数字积分器的滤波算法基础上,提出了一种基于矩形波数字积分器的锁频环辅助锁相环的滤波器算法.综合这两种新算法给出一种低复杂度的GPS接收机锁相锁频环设计方法.通过理论分析与仿真实验,证实该GPS载波跟踪环路设计不但具有良好的跟踪性能,且与传统设计方案相比具有运算量小,复杂度低,占用资源少等优点,更易于工程实现.     

Ku波段锁相上变频技术在VSAT通信系统中的应用

本文介绍基于锁相技术的Ku波段上变频器,重点论述了一种特殊形式的锁相环——移频锁相环(OPLL),给出了Ku波段锁相上变频器的实现原理和方法,并结合实现OPLL的几项关键技术,对典型电路进行了分析。最后,给出了关键电路的试验结果。     

对基于DLL和PLL的射频CMOS振荡器的相位抖动比较

通过对 PL L 和 DL L 相位抖动的比较 ,结合 DL L 倍频器的结构特点 ,得出了一个有用的公式 ,这个公式可以用于在 PL L 和 DL L 两种结构中选择出一个最佳方案 ,使得在使用 CMOS工艺实现频率合成器时能够得到最佳的功耗和相位抖动的折衷 .对于倍频系数很大的倍频器宜采用基于 PL L 的结构 ,这样可以消耗较少的功率 ;而对于较小的倍频系数的倍频器要采用基于 DL L 的结构 ,这样相位抖动特性将非常优良     

On-chip measurement of waveforms in mixed-signal circuits using a segmented subsampling technique

This paper presents a circuit technique for the design of a wideband on-chip sampling oscilloscope in mixed-signal integrated circuits. A coupled Phase Locked Loop (PLL) and Delay Locked Loop (DLL) module is designed to generate a high-resolution sampling clock over a limited time interval. This module has been employed as an enabling circuit to support on-chip measurement of fast waveforms through a subsampling technique attaining less than 10 ps sampling resolution. Input waveforms are first divided into equal-size-segments in the time domain and then each segment is subsampled with the sampling clock supplied by the coupled PLL and DLL module. The proposed measurement scheme has been fabricated in CMOS 0.18 μm technology and the measurement results indicate that over 7 effective bits of measurement linearity can be achieved for input signals up to 1.6 GHz.     

微波取样锁相频率合成器的设计

阐述了微波接收机中的相位噪声概念及本振源频率不稳定度的实际测量参数,并简要介绍了频率合成技术和锁相环路工作原理.针对卫星电视接收机中微波高稳定本振源的要求,重点研究了取样锁相频率合成器电路的优化设计及性能.     

宽带细步进捷变频频率合成器

提出一种新颖的宽带频率合成器方案。采用直接数字频率合成器(DDS)作为锁相环(PLL)参考,实现细步进;在锁相环中加入一种新颖电路,实现捷变频;通过频率扩展方式,实现宽带频率覆盖;设计指标可兼顾2~18 GHz的宽频带以及微秒的捷变频时间。分析了方案及设计中的技术难点,并给出了解决措施。该频率合成器实测指标良好,具有较强的工程实用价值,可推广使用到各型雷达产品中。     

对基于DLL和PLL的射频CMOS振荡器的相位抖动比较

通过对PLL和DLL相位抖动的比较,结合DLL倍频器的结构特点,得出了一个有用的公式,这个公式可以用于在PLL和DLL两种结构中选择出一个最佳方案,使得在使用CMOS工艺实现频率合成器时能够得到最佳的功耗和相位抖动的折衷.对于倍频系数很大的倍频器宜采用基于PLL的结构,这样可以消耗较少的功率;而对于较小的倍频系数的倍频器要采用基于DLL的结构,这样相位抖动特性将非常优良.     

锁相环在捷变频率合成中的应用

捷变频率合成是雷达、通信、电子对抗等领域中极为重要的技术。锁相频率合成（PLL）具有比DDS更优秀的杂散抑制能力,常用于捷变频率合成。本文介绍了捷变合成常用方法,分析了PLL的原理及PLL频率捷变的影响因素。最后讨论了PLL在捷变频率合成中的基本方法,并分别举例说明其特点,对捷变频率合成的研究有很高的参考价值。