一种高效的指令缓存单元架构及其性能分析

为了提高高速DSP或通用处理器的程序执行速度,描述了一种指令缓存单元的有效架构,特别是实现细节和性能分析.因所提出的指令缓存单元是为一种高性能VLIW结构的DSP核而设计,使用了并行的标签比较逻辑和寄存器堆的结构,芯片面积、关键路径延迟、功耗都大大减小.该指令缓存单元使用高层次的RTL(使用Verilog)编码,并由Synopsys的Design Compiler综合,使用不同的StarCoreTM基准程序测试比较,并进行性能分析.比较结果表明,所提出的结构是有效的,适合用于任何高速的处理器核.     

高性能通用数字信号处理器指令分配

介绍了一种高性能通用数字信号处理器(DSP)指令分配技术及硬件实现方法,该技术是BWDSP100——中国第一款从指令集、体系结构到设计实现都完全自主的通用信号处理器的内置关键技术,主要解决总线分配与占用的问题。其功能是将接收到的各种不同的指令分配到相应的运算处理单元,或者将指令需要传输的数据分配到数据传输通道。文章对实现方法步骤进行了详细说明,最后给出了仿真实验结果,该技术在DSP器件内部高度集成的实用电路中真实可行。     

TD-SCDMA中CRC的DSP实现

针对生成CRC多采用移位寄存器不易于DSP实现和实时性差的问题,提出固定寄存器的实现方法。该方法由标志位和移位算法组成,利用高性能DSP特殊指令实现,具有程序小,速度快的优点,可应用于3G、4G通信系统中。     

嵌入式Flash CISC/DSP微处理器的研究与实现

本文研究一种新的既具有微控制器功能,又有增强DSP功能的高性能微处理器的实现架构.在统一的增强CISC指令集下,我们将基于哈佛和寄存器-寄存器结构的微处理器模块和单周期乘法/累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式Flash Memory和指令队列缓冲器有机的集成起来,在统一架构下通过单核实现CISC/DSP微处理器,有效地提高了处理器的性能.该微处理器采用0.35μm CMOS工艺实现,芯片面积为25mm².在80M工作频率下,动态功耗为425mW,峰值数据处理能力可达80MIPS.该处理器核可满足片上系统(SOC)对高性能处理器的需求.     

可写穿的16端口存储单元定制设计

为使高性能超标量处理器能够完成多条指令并行，寄存器堆需要提供多端口的高速访问。文章介绍了一种可写穿的16端口寄存器堆存储单元设计，在1.8V0．18μm CMOS工艺下，该存储单元的10个读口和6个写口均可以独立访问。存储单元设计中考虑了紧凑性、可靠性和功耗问题，并且制定了长线规划来减少版图设计中串扰噪声对功能的影响。仿真结果表明，该存储单元可以作为一种更优的实现方法。工作在500MHz主频下的寄存器堆内。     

基于DSP的多路串口扩展技术

DSP是一种高性能芯片,能够快速实现各种信号处理算法,在诸多领域得到大量的应用,在许多应用环境中,需要DSP处理多路串口数据,而 DSP通常无法提供过多数量的串口资源,并且其内部的串口数据缓冲空间容量也无法满足实际需要,这种情况下就需要对其进行多路串口扩展,提出一种使用FPGA对其进行串口扩展的方法,克服了DSP在多通道数据传 输方面的局限性,同时适用于多种串口协议,具有较强的灵活性和通用性。     

基于DSP的通用语音编译码器设计与实现

实现了一种基于DSP的通用语音编译码器实验平台。在该平台上通过软件重构可以实现常用语音信号的编译码。详细介绍了应用DSP实现通用语音编译码中的关键技术,包括硬件平台设计、软件结构和接口扩展等。由于硬件和软件采用模块和结构化设计,通过开放的模块接口和子程序使得该设计具有扩展和升级容易、学生参与度高等优点。最后通过实际测试验证了设计的正确性。     

嵌入式通用数字信号处理模块

介绍了一种基于PCI总线以TMS320C6701 DSP为运算核心的高性能通用信号处理模块的设计和实现。详细介绍了该模块的构成原理、双机仲裁的简便方法、高速印制板布线注意事项等。该模块作为一种通用、高性能、低成本的信号处理硬件模块，可广泛满足雷达、工业、气象、医疗等领域的信号处理系统的需要。     

TI新型DSP为高性能应用提供最低系统成本

德州仪器 (TI) TMS320C6412DSP,提供了64个通用32位寄存器,8个并行功能单元,每时钟周期能够计算四个16位乘法累加器。具有片上以太网MAC、周边组件扩展接口端口、主机接口,以及大容量片上RAM等丰富的外设组合。尤其适用于诸如电信基础设施、网络以及高端影像等信号处理领域。www.ti.comTI新型DSP为高性能应用提供最低系统成本     

TL16C554在异步通信中的应用

本文提出了一种基于数字信号处理器(DSP)的串行通信技术扩展的设计方案。对异步通信芯片，TLl6C554的性能、通信中所用寄存器及其在DSP与PC权通信中的应用进行讨论，提出了一种有效的DSP通信方式。该设计方案电路简单，可进行多通道扩展，具有一定的通用性。     

一种用TMS320LF2407A实现实时数字滤波器的方法

数字滤波是信号处理的重要技术.在介绍数字滤波基本原理的基础上,给出了基于TMS320LF2407A定点数字信号处理芯片实现FIR滤波器的一种新的方法,该方法基于TMS320LF2407A芯片A/D转换模块内置的特点,利用其丰富的开发指令和灵活的程序设计来实现,详细叙述了其总体框架和具体实现步骤,并且通过实例的计算,证明该方法较好地完成了设计的目标.实践表明,该方法具有计算过程简单,处理精度高的特点,更适合于工程应用.     

基于FPGA的16位堆栈处理器的设计

设计了一款面向嵌入式控制领域的16位堆栈处理器,该处理器包含两个堆栈:执行数学表达式的数据堆栈和支持子程序调用的返回堆栈,其指令集含35条堆栈指令.详细给出了该堆栈处理器的体系结构及设计方法;不仅采用简单有效的指令编码方式缩小了代码体积,同时给出了单周期操作多个堆栈元素的解决方法.该处理器采用FPGA实现,在XC5VLX110T芯片上的运行时钟频率最高达到146.7MHz.最后给出了设计的软件仿真与硬件综合结果.     

Digital signal processor for test and measurement environment

This paper describes a high-performance digital signal processor, TriStar, developed for signal processing applications in test and measuring instruments. It executes typical signal processing tasks with very high throughput because of the concurrent operation of three units: instruction fetch unit, arithmetic unit, and address computation unit. A parallel architecture in addition to single-cycle operations allows the TriStar to run signal processing algorithms with an efficiency never before available to an instrument designer.     

A 2-/spl mu/m CMOS 8-MIPS digital processor with parallel processing capability

A 2-/spl mu/m CMOS VLSI digital signal processor (DSP) family, the SP50, is described that is capable of eight million instructions per second and up to six concurrent operations in each instruction. Two DSPs, the PCB5010 and PCB5011, have been developed. Both are based on a common architecture which contains two 16-bit data buses, and a 16/spl times/16/spl rarr/40-bit multiplier accumulator and 16-bit ALU, both with multiprecision support in hardware. Also implemented are two static data RAMs (128/spl times/16 or 256/spl times/16), a data ROM (51/spl times/16), a 15-word three-port register file, three address computation units, and five serial and parallel I/O interfaces. The data path is controlled by an orthogonal instruction set, using 40-bit microcode words. The controller contains a five-level stack and an instruction repeat register, and can have either on-chip program memory (RAM: 32/spl times/40; ROM: 987/spl times/40) or off-chip program memory (up to 64K/spl times/40). Benchmarks show a two to sixfold improvement in overall performance over its predecessors.     

A 32-b RISC/DSP microprocessor with reduced complexity

This paper presents a new 32-b reduced instruction set computer/digital signal processor (RISC/DSP) architecture which can be used as a general purpose microprocessor and in parallel as a 16-/32-b fixed-point DSP. This has been achieved by using RISC design principles for the implementation of DSP functionality. A DSP unit operates in parallel to an arithmetic logic unit (ALU)/barrelshifter on the same register set. This architecture provides the fast loop processing, high data throughput, and deterministic program flow absolutely necessary in DSP applications. Besides offering a basis for general purpose and DSP processing, the RISC philosophy offers a higher degree of flexibility for the implementation of DSP algorithms and achieves higher clock frequencies compared to conventional DSP architectures. The integrated DSP unit provides instruction set support for highly specialized DSP algorithms. Subword processing optimized for DSP algorithms has been implemented to provide maximum performance for 16-b data types. While creating a unified base for both application areas, we also minimized transistor count and we reduced complexity by using a short instruction pipeline. A parallelism concept based on a varying number of instruction latency cycles made superscalar instruction execution superfluous     

TS20XS系列DSP程序优化设计方法及应用

TS20XS系列DSP是一款高性能数字信号处理器＾［7］。由于在实际工程中对算法的实时性要求越来越高,所以要合理使用DSP的硬件资源和编程语言,进而减少指令的执行周期,提高算法的运行效率。．本文分别从TS20XS系列DSP两组寄存器组的使用、IF—DO—ELsE指令的使用、系数存储单元的合理分配、指令间延时的减少、双整型逻辑运算单元的综合运用这几方面探讨了DSP程序的优化设计方法,并结合实例给出优化设计结果。     

高性能通用DSP译码器设计

高性能通用数字信号处理器译码器是连接指令集与运算单元的关键部件。它的输入数据是指令行的二进制机器码,输出是运算部件的所有控制信息、数据通道的所有控制信号和数据等。本文针对高性能通用数字信号处理器的特点,详述了译码器的硬件RTL设计实现过程,并给出了仿真实验结果。     

一种电机FOC算法DSP系统设计及实现

本文设计了一种适用于电机矢量控制算法的数字信号处理系统的微架构定义,包括其指令集定义、存储器模型以及与主CPU的交互模式.该设计具有通过固定部分多操作数有效缩减指令编码长度提高代码密度以及后台执行多周期指令提高ALU并行效率的显著优点.文中给出了典型的FOC控制算法在DSP （Digital Signal Processor）指令集上实现的指令周期数,也给出了对应架构的电路实现情况,最终以ARM CORTEX-M0及几款主流DSP作为比较基线,通过实测实验数据证明了体系结构的高能效比,以较为有限的电路面积代价,极大提高了集成DSP的嵌入式系统的运行效率.     

一种毫米波二维电扫有源相控阵雷达

采用多波束开关馈线与相控波束扫描相结合的技术实现了一种低成本毫米波 二维电扫描有源相控阵雷达。该雷达主要包含电扫的关键组件Rotman透镜与多端口TR组件, 配以高 性能的模块化数字信号处理机。试验结果表明,该雷达能实现动目标检测与跟踪、前斜视调 频步进SAR成像与扇扫成像。