共查询到18条相似文献,搜索用时 92 毫秒
1.
该文对无线通信中应用广泛的PLL、DDS、PLL与DDS相混合等三种频率合成的方法进行了原理分析,并对每种技术的特点、应用动态和前景进行了描述。 相似文献
2.
S波段DDS/PLL频率合成技术研究 总被引:8,自引:2,他引:6
DDS是一种数字波形合成技术,具有频率转换速度快、频率分辨率高、相位噪声低等优良性能,因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器,实现了一个用于S波段遥测接收机的DDS/PLL频率合成器,同时对DDS/PLL频率合成器的输出特性进行了理论分析,并给出了实验结果。 相似文献
3.
4.
对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。 相似文献
5.
6.
7.
提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。 相似文献
8.
本文对比分析了现在广泛应用的几种频率合成技术,根据短波跳频电台的技术特点,实现了一种直接数字频率合成(DDS) 锁相环路(PLL)频率合成器的设计。它采用DDS输出作为PLL参考源的方法,实现了短波电台100Hz的频率间隔以及跳频系统所要求的快速频率转换和低相位噪声的统一。 相似文献
9.
捷变频率合成是雷达、通信、电子对抗等领域中极为重要的技术。锁相频率合成(PLL)具有比DDS更优秀的杂散抑制能力,常用于捷变频率合成。本文介绍了捷变合成常用方法,分析了PLL的原理及PLL频率捷变的影响因素。最后讨论了PLL在捷变频率合成中的基本方法,并分别举例说明其特点,对捷变频率合成的研究有很高的参考价值。 相似文献
10.
通过介绍DDS+PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。 相似文献
11.
一种L波段的小步进频率合成器 总被引:1,自引:1,他引:1
详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。 相似文献
12.
13.
14.
随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。 相似文献
15.
随着FMCW雷达的应用领域越来越广泛,对于FMCW信号发生器的性能要求也越来越高。采用了DDS激励PLL的混合式频率合成技术对合成器相位噪声、杂散损耗和线性度等性能指标进行分析,在此基础上设计并实现了2.4 GHz载频FMCW信号发生器。其中DDS芯片AD9910产生低频段的线性调频信号,PLL芯片HMC820LP6CE通过倍频将低频段调频信号倍频到高频段,STM32为控制器。实测结果表明,该系统具有频率分辨率高、相噪低、杂散损耗小、捷变频时间短、线性度高的特点。其近端杂散为-59.64 d Bc,远端杂散为-55.02 d Bc,相位噪声在100 k Hz处为-95.57 d Bc/Hz,在400 k Hz处为-118.38 d Bc/Hz。 相似文献
16.
17.
DDS+PLL系统的频谱分析 总被引:4,自引:0,他引:4
简要介绍了 DDS+PLL频率合成的原理,分析了在 DDS没有相位截断误差时,DDS+PLL输出信号的杂散抑制度,并讨论了杂散抑制度与环路参数的关系。 相似文献
18.
In this paper, an approach of developing high performance millimeter-wave frequency synthesizer is proposed, which is significantly simpler than the conventional cases. The synthesizer is driven by one triple tuned typed synthesizer, which adjusts the output frequency of DDS and frequency division ratios of variable frequency divider to suppress the spurious level. With the proposed method, a microwave phase locked loop (PLL) PE3236 and a millimeter-wave multiplier HMC283 are also used. Moreover, the PLL is implemented with the form of charge pump followed by a passive three-order low-pass filter which can further suppress the phase noise. Finally, a low spurious level and high frequency resolution millimeter-wave frequency synthesizer without degradation of frequency switching speed is developed. Experimental results show that this method can achieve the performances of low spurious level, low phase noise, and high frequency resolution. 相似文献