基于相空间重构与最小二乘支持向量机的时延预测

针对网络控制系统的时延预测问题,提出一种基于相空间重构与最小二乘支持向量机的时延预测方法.首先利用0-1测试法确定时延序列具有混沌特性,引入相空间重构技术提高预测精度.对实际采集的时延序列进行Hurst指数分析,选择最小二乘支持向量机作为预测模型.然后利用C-C方法确定时延序列相空间重构参数,通过递归图确定时延序列的局部可预测性,利用遗传算法对最小二乘支持向量机的参数进行离线优化.最后通过优化后的最小二乘支持向量机并结合相空间重构对时延序列进行在线预测.与其它预测方法进行了仿真对比,结果表明本文方法具有更高的预测精度与更小的预测误差,同时并未降低预测算法的实时性.     

低成本VLSI时延测试策略的探讨

本文针对VLSI的时延测试进行了研究和讨论.介绍了几种实现时延测试的方法,并提出了一种低成本实现时延测试的策略.在实际应用中取得了良好效果.     

一种新颖的时延与到达角联合估计算法

本文提出了一种新颖,有效的时延与到达角联合估计算法.算法在频域空间建立了关于到达角向量和时延向量的可分维数据结构.利用PRO-ESPRIT算法获得了到达角的精确估计,同时借助子阵矩阵束的广义特征向量实现了不同时延向量的分离快速估计,并提出了基于ESPRIT的时延快速估计方法.仿真实验显示了本文算法计算量小,性能优良.     

孔洞缺陷的红外无损检测和PNN识别与定量评估

针对红外无损检测中因特征信息缺失,致使识别与评估效果不佳这一问题,研究以铝板为对象,基于红外无损检测技术,结合主成分分析和概率神经网络对铝板正常区及三类孔洞缺陷区进行了识别与面积定量评估.研究首先采集铝板降温过程的红外时序热图,提取了正常区和各类孔洞缺陷区的时序灰度值作为初始特征.其次,采用主成分分析对初始特征进行提取,并结合概率神经网络,以像素点为单位实现孔洞缺陷的识别及面积定量评估,并采用了支持向量机进行了对比研究.实验结果表明,对于正常区和三类孔洞缺陷区测试样本的面积评估正确率分别为99.6%、97.0%、94.7%和93.0%,相比支持向量机的评估结果,所提出的研究方法具有更高的正确率.研究论证了采用主成分分析和概率神经网络,基于时序特征,以像素点为单位,实现孔洞缺陷识别和面积定量分析的有效性和准确性.     

导航设备时延测量技术分析

为了提高无线电卫星导航定位系统(RNSS)的精度,需要对导航设备时延进行精确测量。给出了导航设备的时延测量方法,研究了使用专用时延传递设备进行时延测试的实现方案,介绍了专用时延传递设备对接收链路和发射链路进行时延测量的方法,指出了该方法的创新性和实际测试过程中的应该注意的问题,给出了测试结果及误差分析。     

大时延卫星通信的随机接入分段前导检测

针对卫星通信场景下具有较大用户传输时延的特点,提出了一种随机接入分段前导检测算法.不同于现有随机接入前导检测算法中仅提取前导序列区间对应接收信号的做法,该算法根据发送信号中前导序列与保护间隔对应的时间区间,分两段提取接收信号,从而分别估计传输时延的小数倍与整数倍部分.此外,设计了峰值二次有效性评估机制,有效解决了整数倍时延估计过程中小数倍时延带来的伪峰问题.最后,推导了虚警概率与相关门限关系的闭式表达式以确定最小相关门限值.仿真结果表明,所提算法能够在大时延环境下对时延进行准确估计,并且极大节省了前导根序列和时间资源开销,适用于卫星通信随机接入场景.     

IEEE标准容限内以太网转发时延的测试与分析

本文在介绍以太网时延和以太网线速的基础上,对线速转发丢包问题进行分析.以测试交换机和Smartbits测试卡作为两个对接交换设备的模型,提出了时钟频偏是交换机转发时延的主要影响因素.推导了以太网交换机内部转发时延和频偏时延的计算公式,进行了以太网交换机一次、二次转发时延测试,理论计算和实验研究的结果验证了提出理论的正确性.     

一种基于锁存器实现时序收敛的方法

扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。     

时延约束下公共信道信令网络的可靠性分析

本文给出一种新的网络可靠性评估法.该方法通过修正GENERATE算法,以状态概率不增的次序生成了网络的最大概值有效状态,构成网络状态空间的满足给定范围概率的子空间.通过在子空间上做时延分析,获得了网络运行的动态可靠性指标和稳态可靠性指标.最后以此方法评估了公共信道信令网络的运行性能.     

一种无线网络端到端时延检测方法

针对项目中对某无线网络双向通讯时端到端时延检测的需求,本文经深入研究,提出了一种利用 GPS 接收机进行时钟同步,基于道系统实时进程项目的多站点组网下端到端无线网络通讯时延检测方法。根据该方法,设计并实现了基于上位机、下位机方式的通讯检测系统。经多次测试采样,利用统计学理论给出了比较准确的时延检测结果。本文提出的方法从时钟同步、 操作系统选择、软件设计和结果分析方法等多方面充分考虑了其对检测结果的影响,采用精确、 实时、优良、合理的方法,提高了测试结果的准确度     

时间控制系统延时精度分析

由多个延时电路组成的延时控制系统，其延时精度与各延时电路的可靠度、预期延时值、延时时间的概率密度函数以及输出策略等有关。为使控制系统在规定延时值附近有最大动作概率，需合理安排各个延时电路的延时值。本文对并联延时控制系统和决策延时控制系统的延时精度进行分析，给出延时控制系统中各延时电路延时值的选取原则。     

Test response compaction method with improved detection and diagnostic abilities

This paper describes a test response compaction method that preserves diagnostic information and enables performing a test-per-clock offline test. The test response compaction system is based on a chain of T flip-flops. The T flip-flop signature chain can preserve the information about the positions of the erroneous test response occurrence and the information about the clock cycle when the erroneous test responses occurred. This information can be used for diagnostic purposes. An algorithm that localizes errors according to the T flip-flop chain output is presented. The paper discusses the possible benefits and limitations of the proposed test pattern compaction scheme. The influence of multiple errors on detection and localization capability of the compaction system and hardware overhead is discussed in the paper as well. The probability of error masking is analyzed, the proposed scheme provides substantially lower masking probability than a D flip-flop chain and a MISR. The scheme can spare the test time by the test-per-clock arrangement. The hardware overhead and reached test time are given for several benchmark circuits in the paper as well.     

Analysis of avalanche diode receivers by saddlepoint integration

The error probability in a binary fiber-optical communication system whose receiver utilizes an avalanche-diode detector is calculated by applying the method of numerical saddlepoint integration to Laplace inversion integrals for the probabilities of errors of the first and second kinds. It is shown how to choose the contours of integration for efficient numerical quadrature. The effects of shot noise, intersymbol interference, and additive Gaussian noise are taken into account, and the decision level on the receiver output is set to minimize the average probability of error. Examples show how the method can be used in receiver design to select system parameters such as the output pulsewidth and the sampling time in order to minimize the probability of error     

一种示波器测量时延的方法及测量结果分析

介绍了用示波器进行线性器件和调制器时延测试的方法。通过大量实验和分析,发现影响示波器测量准确度的各种原因,提出提高线性器件测试准确度的解决方法,同时解决了BPSK调制器调制端到输出端时延的准确测试;最后给出了用示波器进行不同被测件时延测试的测量结果不确定度分析。     

基于虚拟仪器的数据链测试模拟器研制

针对传统数据链测试设备功能单一且不易重构的问题,借鉴虚拟仪器模块化的设计思想,设计实现了一种基于美国国家仪器公司（National Instruments,NI）通用软件无线电平台的数据链测试模拟器。该模拟器采用线性调频信号叠加（Sum of Linear Frequency Modulation,SoLFM）的方法高效产生具备连续相位的时变信道衰落,包括瑞利衰落、莱斯衰落和对数正态衰落等,并结合多相滤波思想能够精确模拟数据链长时延的多径传播场景。利用矢量网络分析仪对硬件模拟器输出的信道传递函数和信道冲激响应进行实测验证,并对各支路的随机信道衰落包络分布进行统计验证。实测结果表明,该数据链测试模拟器输出的信道函数和统计分布均与理论值吻合,因而可用于数据链装备的系统优化、验证和性能评估。     

Hierarchical Delay Test Generation

Delay testing is used to detect timing errors in a digital circuit.In this paper, we report a tool called MODET forautomatic test generation for path delay faults in modular combinational circuits. Our technique usesprecomputed robust delay tests for individual modules to computerobust delay tests for the module-level circuit. We present alongest path theorem at the module level ofabstraction which specifies the requirements for path selectionduring delay testing. Based on this theorem, we propose a pathselection procedure in module-level circuits and report efficientalgorithms for delay test generation. MODET hasbeen tested against a number of hierarchical circuits with impressivespeedups in relation to gate-level test generation.     

时间间隔测量仪在时延测试中的应用

介绍了用时间间隔测量仪测时延的方法,提出了切实可行的改善时间间隔测量仪测量结果的不确定度的方法,并给出了其在不同测试条件下的测量结果.最后,简单介绍了其在工程测试中的应用.     

末敏弹干扰诱饵效能评估

在介绍末敏弹干扰诱饵的机理、分析影响末敏弹命中精度及诱饵干扰效能的基础上,建立了诱饵效果评估模型,提出了命中概率下降率这一概念,并给出了其表达式,命中概率下降率与末敏子弹的被探测性、末敏子弹的自身探测性、干扰诱饵特性、作战区域背景特性等有关;最后,探讨了诱饵干扰效能的评估试验方法。     

ADC Multi-Site Test Based on a Pre-test with Digital Input Stimulus

This paper describes two novel algorithms based on the time-modulo reconstruction method intended for detection of the parametric faults in analogue-to-digital converters (ADC). In both algorithms, a pulse signal, in its slightly adapted form to allow sufficient time for converter settling, is taken as the test stimulus relieving the burden placed on the accuracy requirement of the excitation source. Instead of calculating the accurate conventional dynamic and static parameters, a signature result is obtained through the analysis of the output data in the time domain. The basic concept of the algorithms is the evaluation on the performance of ADCs by the comparison of the similarity of the output waveforms. The multi-site test is expensive for traditional specification-based tests of ADCs, as high quality analogue data generators are required. Based on these two algorithms, this paper proposes a solution for this problem. The objective of the test scheme is not to completely replace traditional specification-based tests, but to provide a reliable method for early identification of excessive parameter variations in production test that allows quickly discarding of most of the faulty circuits before performing a conventional test. The efficiency of the methods is validated on an industrial 12-bit pipelined ADC both in simulations and in measurements.     

等效辐射功率测试方法研究

从空间功率合成的原理出发解释了等效辐射功率的概念,分析了等效辐射功率测试对场地和天线架设的要求,给出了满足不同使用需求的两种测试场地。论述了工程实际中使用的两种测试方法,列出了等效辐射功率的计算公式,并对不同的测试方法引起的测试误差进行了分析,从测量系统和地面反射两个方面对两种测试方法引起的误差进行了比较。